TOP > 国内特許検索 > 論理回路

論理回路

国内特許コード P130009274
整理番号 S2012-0023-N0
掲載日 2013年5月22日
出願番号 特願2011-232085
公開番号 特開2013-089916
登録番号 特許第5835771号
出願日 平成23年10月21日(2011.10.21)
公開日 平成25年5月13日(2013.5.13)
登録日 平成27年11月13日(2015.11.13)
発明者
  • 葛西 誠也
出願人
  • 国立大学法人北海道大学
発明の名称 論理回路
発明の概要 【課題】安定した高速動作を実現しつつ、製造工程も簡素化することが可能な論理回路を提供すること。
【解決手段】この論理回路1は、バイアス電源とグラウンドとの間で直列に接続され、それぞれのゲート端子に入力電圧が印加される第1及び第2のFET2A,2Bを備える論理回路であって、第1及び第2のFET2A,2BのうちのFET2Aは、ゲート端子が接続されるゲート電極膜17と、半導体材料からなるチャネル層12と、ゲート電極膜17とチャネル層12との間に配置され、電荷を蓄積及び放出する電荷蓄積構造を含む電荷蓄積層16と、を有する。
【選択図】図1
従来技術、競合技術の概要


従来から、論理演算を行う電気回路として論理回路が広く用いられている。この論理回路の代表例としては、P型のFETとN型のFETとを組み合わせて構成されたCMOS(Complementary Metal Oxide Semiconductor)論理ゲートが知られている(例えば、下記非特許文献1参照)。

産業上の利用分野


本発明は、入力電圧のレベルに応じた電圧を生成する論理回路に関する。

特許請求の範囲 【請求項1】
バイアス電源とグラウンドとの間で直列に接続され、それぞれのゲート端子に入力電圧が印加される第1及び第2の電界効果トランジスタを備える論理回路であって、
前記第1及び第2の電界効果トランジスタのうちの少なくとも1つは、
前記ゲート端子が接続されるゲート電極膜と、
半導体材料からなるチャネル層と、
前記ゲート電極膜と前記チャネル層との間に配置され、電荷を蓄積及び放出する電荷蓄積構造を含む電荷蓄積層と、
を有し、
前記バイアス電源、前記グラウンド、及び前記ゲート端子の少なくとも1つには、雑音源が接続されている、
ことを特徴とする論理回路。

【請求項2】
前記電荷蓄積層においては、
前記電荷蓄積構造が、前記チャネル層或いは前記ゲート電極膜との間で電荷を蓄積及び放出可能に構成されている、
ことを特徴とする請求項1記載の論理回路。

【請求項3】
前記電荷蓄積層においては、
前記電荷蓄積構造が、前記チャネル層或いは前記ゲート電極膜側に片寄って配置されている、
ことを特徴とする請求項2記載の論理回路。

【請求項4】
前記電荷蓄積層においては、
前記電荷蓄積構造が、電荷に対する特性が異なる2層によって挟まれて配置されている、
ことを特徴とする請求項2記載の論理回路。

【請求項5】
前記第1及び第2の電界効果トランジスタはN型トランジスタである、
ことを特徴とする請求項1~4のいずれか1項に記載の論理回路。

【請求項6】
前記第1及び第2の電界効果トランジスタはP型トランジスタである、
ことを特徴とする請求項1~4のいずれか1項に記載の論理回路。

【請求項7】
前記電荷蓄積構造は、前記電荷蓄積層中における導電材料層によって構成されている、
ことを特徴とする請求項1~のいずれか1項に記載の論理回路。

【請求項8】
前記電荷蓄積構造は、前記電荷蓄積層中における欠陥によって生成されている、
ことを特徴とする請求項1~のいずれか1項に記載の論理回路。

【請求項9】
前記電荷蓄積構造は、前記電荷蓄積層中における組成比のずれによって生成されている、
ことを特徴とする請求項1~のいずれか1項に記載の論理回路。

【請求項10】
前記電荷蓄積構造は、前記電荷蓄積層中における微小材料によって生成されている、
ことを特徴とする請求項1~のいずれか1項に記載の論理回路。

【請求項11】
前記電荷蓄積構造は、前記電荷蓄積層中における不純物原子或いは不純物分子によって構成されている、
ことを特徴とする請求項1~のいずれか1項に記載の論理回路。
産業区分
  • 半導体
  • 固体素子
  • 基本電子回路
国際特許分類(IPC)
Fターム
画像

※ 画像をクリックすると拡大します。

JP2011232085thum.jpg
出願権利状態 登録
ライセンスをご希望の方、特許の内容に興味を持たれた方は、下記までご連絡ください


PAGE TOP

close
close
close
close
close
close
close