TOP > 国内特許検索 > 半導体積層構造およびこれを用いた半導体素子

半導体積層構造およびこれを用いた半導体素子 コモンズ

国内特許コード P130009876
掲載日 2013年8月13日
出願番号 特願2013-156638
公開番号 特開2015-026770
出願日 平成25年7月29日(2013.7.29)
公開日 平成27年2月5日(2015.2.5)
発明者
  • 江川 孝志
出願人
  • 国立大学法人 名古屋工業大学
発明の名称 半導体積層構造およびこれを用いた半導体素子 コモンズ
発明の概要 【課題】基板とは格子定数あるいは熱膨張係数が異なるAlGaN系半導体層を順次設けた半導体積層構造において、反りを低減し、あるいはX線半値幅の小さい半導体積層構造およびこれを用いた半導体素子を提供する。
【解決手段】基板上にバッファ層、歪緩和層、デバイス層からなるAlGaN系半導体層を順次設けた半導体積層構造であって、前記歪緩和層が組成傾斜層と超格子層からなり、組成傾斜層と超格子層の一方が他方からなる2層の中間に存在する半導体積層構造。
【選択図】図5
従来技術、競合技術の概要



窒化物半導体は、電界効果トランジスタ等の電子デバイス、あるいは、可視光領域から紫外光領域の短波長帯における受発光デバイスの活性材料として、近年盛んに研究開発が行われている。





一般的に、前記窒化物半導体は、サファイア、SiC又はSi等からなる基板上に形成される。特に、Si単結晶基板(以下、「Si基板」という)は、大面積が低価格で入手でき、結晶性及び放熱性に優れ、さらに、へき開やエッチングが容易で、プロセス技術が成熟しているといった多くの利点を具えている。





しかし、前記窒化物半導体とSi基板とでは、格子定数や熱膨張係数が大きく異なるため、Si基板上に窒化物半導体を成長させた場合、成長した窒化物半導体は、ウェーハとして反る、あるいはクラックやピット(点状欠陥)が発生するという問題があった。特に反りが大きいと、デバイス加工としてプロセスが困難となり、また素子として耐圧が低いなど大きな課題となっている。





上記問題を解決するための手段としては、前記Si基板と窒化物半導体層との間にバッファ層を形成することで、反りあるいはクラックを抑制する技術が知られている。例えば、特許文献1では、Si基板の上に、窒化物半導体からなり、組成的に勾配を付けたAlGa1-XN等からなる緩衝層(バッファ層)を形成し、該緩衝層の上に窒化ガリウムを形成してなる半導体材料が開示されている。





また、特許文献2では、Si基板上に、高Al含有層と、低Al含有層とを交互に複数層積層してなるAlN系超格子複合層を形成し、該AlN系超格子複合バッファ層上に窒化物半導体層を形成してなる窒化物半導体素子が開示されている。





しかしながら、特許文献1及び2に記載の半導体材料では、いずれも前記窒化物半導体層に発生する反りあるいはクラックの抑制については十分でなかった。





一方、特許文献3および4では、反りの少ない半導体積層基板を得るため、2インチ径で330μm厚のサファイア基板上に、30nm厚のGaNバッファ層を設けた後、GaN層とGaの一部をInで置換したInGaN層からなる中間層を設け、さらにAlGaN系の膜を20~30nmの厚みで形成した半導体積層構造の反りが10~25μmであることが開示されている。





しかし、特許文献3および4で用いたサファイア基板のヤング率はSi基板のヤング率の2~3倍であり、相対的に反りが小さくなること、また、基板の径を2インチから4インチへと大きくすれば反りは4倍程度大きくなることが予想され、さらに歪緩和のための中間層上のAlGaNの膜厚が小さく、中間層の歪緩和効果が十分には確認されていない。

産業上の利用分野



本発明は、電界効果トランジスタ(FET)、発光ダイオード(LED)等の半導体素子に用いられる半導体積層構造であって、特に反りを抑制し、結晶品質の優れた、主にSi基板を用いた半導体積層構造およびこれを用いた半導体素子に関するものである。

特許請求の範囲 【請求項1】
基板上にバッファ層、歪緩和層、デバイス層からなるAlGaN系半導体層あるいはInAlN系半導体層を順次設けた半導体積層構造であって、前記歪緩和層が組成傾斜層と超格子層からなり、組成傾斜層と超格子層の一方が他方からなる2層の中間に存在する半導体積層構造。

【請求項2】
前記超格子層が2層の組成傾斜層の中間に存在する請求項1に記載の半導体積層構造。

【請求項3】
前記超格子層の平均組成が、基板に近い一方の組成傾斜層AlX1Ga1-X1Nの最終に形成される組成と他方の組成傾斜層AlX2Ga1-X2Nの最初に形成される組成と一致する、請求項2に記載の半導体積層構造。

【請求項4】
基板に近い一方の組成傾斜層AlX1Ga1-X1NのAl含有率X1が膜成長方向に1~0.45、他方の組成傾斜層AlX2Ga1-X2NのAl含有率X2が膜成長方向に0.45~0、超格子層の平均組成がAl0.45Ga0.55Nである、請求項3に記載の半導体積層構造。

【請求項5】
前記超格子層が2つあり、その平均組成がともに同じ組成であり、当該2つの超格子層に挟まれた組成傾斜層AlGa1-XNのXが前記超格子層の平均組成のAl含有率から0に変化する請求項1に記載の半導体積層構造。

【請求項6】
前記組成傾斜層AlGa1-XNのXが、膜成長方向に連続的に減少する、あるいは膜成長方向に膜厚10nm~100nm毎に階段状に減少する前記請求項1~5のいずれかに記載の半導体積層構造。

【請求項7】
前記超格子層を構成する一方の組成がAlNであり、他方の組成がAlX3Ga1-X3Nであり、X3が0~0.2である請求項1~6のいずれかに記載の半導体積層構造。

【請求項8】
超格子を構成する一方の組成がAlNであり、他方の組成がAlX3Ga1-X3Nであり、X3が0~0.2の場合、その膜厚比が1:2~1:4である請求項7に記載の半導体積層構造。

【請求項9】
前記組成傾斜層の厚みが0.1~1.0μm、前記超格子層の厚みが1.0~5.0μmである請求項1~8のいずれかに記載の半導体積層構造。

【請求項10】
前記デバイス層がチャネル層およびバリア層を含む、請求項1~9のいずれかに記載の半導体積層構造。

【請求項11】
前記チャネル層がi‐GaN、前記バリア層がi‐AlGa1-XN(0.1≦X≦0.3)あるいはi‐InAl1-XN(0.1≦X≦0.3)である、請求項10に記載の半導体積層構造。

【請求項12】
前記デバイス層が、第1の導電型半導体層、活性層、および第1の導電型と反対の第2の導電型半導体層を順次積層してなる受発光層である請求項1~9のいずれかに記載の半導体積層構造。

【請求項13】
前記基板がSi単結晶である請求項1~12のいずれかに記載の半導体積層構造。

【請求項14】
請求項10または11の半導体積層構造にソース電極、ゲート電極、およびドレイン電極を形成したHEMT素子。

【請求項15】
請求項12の半導体積層構造にカソード電極およびアノード電極を形成した受発光素子。
国際特許分類(IPC)
Fターム
画像

※ 画像をクリックすると拡大します。

JP2013156638thum.jpg
出願権利状態 公開
ライセンスをご希望の方、特許の内容に興味を持たれた方は、下記までご連絡ください。


PAGE TOP

close
close
close
close
close
close
close