TOP > 国内特許検索 > フリップフロップ回路

フリップフロップ回路 新技術説明会

国内特許コード P140010207
整理番号 S2013-1077-N0
掲載日 2014年1月10日
出願番号 特願2013-134719
公開番号 特開2015-012362
出願日 平成25年6月27日(2013.6.27)
公開日 平成27年1月19日(2015.1.19)
発明者
  • 米田 友洋
  • 今井 雅
出願人
  • 大学共同利用機関法人情報・システム研究機構
発明の名称 フリップフロップ回路 新技術説明会
発明の概要 【課題】様々な用途に対応した高度な処理を行うフリップフロップ回路を提供する。
【解決手段】1個のフリップフロップ回路に第1のデータと第2のデータが入力されるようにし、クロックについても第1のクロックと第2のクロックが入力されるようにする。そして、例えば第1のクロックがローレベルからハイレベルに変化したタイミングで第1のデータがサンプリングされると共に、第2のクロックがローレベルからハイレベルに変化したタイミングで第2のデータがサンプリングされるようにし、そのサンプリングされたデータを保持する。
【選択図】図1
従来技術、競合技術の概要



入力したデータを保持するフリップフロップ回路は、各種電子回路に使用されている。例えば、非同期で作動する複数の回路の間でのデータ転送時に、通信路を確立するための信号を、フリップフロップ回路で検出して保持することが行われている。このような通信路を確立する処理は、ハンドシェイクなどと称される。ハンドシェイクには、4相ハンドシェイクプロトコルと2相ハンドシェイクプロトコルが知られている。





図19は、4相ハンドシェイクプロトコルの例を示す図である。

図19(a)に示すように、通信相手側から送信されたリクエスト信号(req)が特定の回路に入力すると、図19(b)に示すように、この回路が、応答信号(ack)を通信相手に出力する。

ここで、4相ハンドシェイクプロトコルの場合、リクエスト信号は、ローレベルからハイレベルに立ち上がった後、応答信号のローレベルからハイレベルへの立ち上がりを確認して、ローレベルに戻る。また、応答信号についても、リクエスト信号がローレベルに戻ったことを確認して、ローレベルに戻る。このように4相ハンドシェイクプロトコルでは、[リクエスト信号の立ち上がり]→[応答信号の立ち上がり]→[リクエスト信号の立ち下がり]→[応答信号の立ち下がり]の4つの変化がある。

なお、リクエスト信号が変化してから応答信号が変化するまでの時間は、回路内での信号の処理状況などで変化し、一定とは限らない。図19の例では、1回目のリクエスト信号の立ち上がりがあったときには、比較的短時間で応答信号が立ち上がっている。これに対して、2回目のリクエスト信号の立ち上がり時には、破線の矢印で示すように、比較的長い時間が経過した後、応答信号が立ち上がっている。





図20は、2相ハンドシェイクプロトコルの例を示す図である。

この2相ハンドシェイクプロトコルの場合にも、図20(a)に示すように、通信相手側から送信されたリクエスト信号(req)が特定の回路に入力すると、図20(b)に示すように、この回路が、応答信号(ack)を通信相手に出力する。

ここで、2相ハンドシェイクプロトコルの場合、リクエスト信号は、ローレベルからハイレベルへの変化、またはハイレベルからローレベルへの変化の、いずれかの変化でリクエストを行う。そして、応答信号についても、リクエスト信号の変化の後の1回の状態変化で応答を行う。

したがって、2相ハンドシェイクプロトコルでは、例えば[リクエスト信号立ち上がり]→[応答信号立ち上がり]の2つの変化や、[リクエスト信号立ち下がり]→[応答信号立ち下がり]の2つの変化のような、2つの変化だけである。





従来、ハンドシェイクプロトコルとしては、4相ハンドシェイクプロトコルが一般的であり、2相ハンドシェイクプロトコルを適用した例は少なかった。

特許文献1には、複数の回路ブロックの間でハンドシェイク信号をやり取りする例についての記載がある。

産業上の利用分野



本発明は、各種電子回路に使用されるフリップフロップ回路に関する。

特許請求の範囲 【請求項1】
第1のデータが供給される第1のデータ入力端と、
第2のデータが供給される第2のデータ入力端と、
前記第1のデータ入力端に得られる第1のデータのサンプリングタイミングを規定する第1のクロックが供給される第1のクロック入力端と、
前記第2のデータ入力端に得られる第2のデータのサンプリングタイミングを規定する第2のクロックが供給される第2のクロック入力端と、
前記第1のクロック入力端に得られる第1のクロックによるサンプリング動作の有効又は無効を規定する第1のクロックイネーブル信号が供給される第1のクロックイネーブル入力端と、
前記第2のクロック入力端に得られる第2のクロックによるサンプリング動作の有効又は無効を規定する第2のクロックイネーブル信号が供給される第2のクロックイネーブル入力端と、
前記第1のクロックイネーブル入力端に得られる第1のクロックイネーブル信号が有効な状態で、前記第1のクロックが所定状態に変化したとき、前記第1のデータ入力端に得られる第1のデータをサンプリングすると共に、前記第2のクロックイネーブル入力端に得られる第2のクロックイネーブル信号が有効な状態で、前記第2のクロックが所定状態に変化したとき、前記第2のデータ入力端に得られる第2のデータをサンプリングし、サンプリングしたデータを保持する記憶回路と、
前記記憶回路が保持したデータを出力する出力端とを備えた
フリップフロップ回路。

【請求項2】
前記記憶回路は、前記第1のクロックがローレベルからハイレベルに変化したタイミングで前記第1のデータをサンプリングすると共に、前記第2のクロックがローレベルからハイレベルに変化したタイミングで前記第2のデータをサンプリングする
請求項1に記載のフリップフロップ回路。

【請求項3】
前記記憶回路は、さらに、前記第1のクロックがハイレベルからローレベルに変化したタイミングで前記第1のデータをサンプリングすると共に、前記第2のクロックがハイレベルからローレベルに変化したタイミングで前記第2のデータをサンプリングする
請求項2に記載のフリップフロップ回路。

【請求項4】
前記記憶回路は、さらに、前記第2のクロックがハイレベルからローレベルに変化したタイミングで前記第2のデータをサンプリングする
請求項2に記載のフリップフロップ回路。

【請求項5】
前記第1のクロックイネーブル信号として、受信データのヘッダ期間を示す信号とし、前記第2のクロックイネーブル信号として、受信データのテイル期間を示す信号とし、
前記第1のクロック入力端と前記第2のクロック入力端に、共通のクロックを供給するようにして、前記記憶回路が受信データのヘッダ期間とテイル期間のサンプリングを行うようにした
請求項3に記載のフリップフロップ回路。

【請求項6】
前記第1のデータ入力端と前記第2のデータ入力端には、同じデータを供給するようにし、
前記第1のクロック入力端に得られる第1のクロックを所定期間遅延させた信号を第2のクロックとして前記第2のクロック入力端に供給するようにした
請求項3に記載のフリップフロップ回路。
国際特許分類(IPC)
Fターム
画像

※ 画像をクリックすると拡大します。

JP2013134719thum.jpg
出願権利状態 公開
※ 情報・システム研究機構 国立情報学研究所(NII)は、我が国唯一の情報系に特化した研究所です。NIIでは、外部資金による研究成果の社会還元を中心に、技術移転活動に積極的に取り組んでいます。上記の発明にライセンス対象や共同開発対象として関心をお持ちいただいた方は、国立情報学研究所 社会連携推進室までお気軽にお問合せください。


PAGE TOP

close
close
close
close
close
close
close