TOP > 国内特許検索 > インダクタ

インダクタ 外国出願あり

国内特許コード P140010860
整理番号 3124
掲載日 2014年8月11日
出願番号 特願2012-534037
登録番号 特許第5463580号
出願日 平成23年9月14日(2011.9.14)
登録日 平成26年1月31日(2014.1.31)
国際出願番号 JP2011070993
国際公開番号 WO2012036207
国際出願日 平成23年9月14日(2011.9.14)
国際公開日 平成24年3月22日(2012.3.22)
優先権データ
  • 特願2010-209549 (2010.9.17) JP
発明者
  • 大友 祐輔
  • 桂井 宏明
  • 小野寺 秀俊
  • 土谷 亮
出願人
  • 日本電信電話株式会社
  • 国立大学法人京都大学
発明の名称 インダクタ 外国出願あり
発明の概要 インダクタ(1)は、インダクタ領域の外周にスパイラルの形状に形成され、始点が端子(N11P)と接続されたインダクタ(L11P)と、インダクタ(L11P)の終点を始点としてインダクタ領域の内周にスパイラルの形状に形成され、終点が端子(N12P)と接続されたインダクタ(L12P)と、インダクタ(L11P)とインダクタ(L12P)との接続点を始点としてインダクタ(L11P)とインダクタ(L12P)とに挟まれる領域にスパイラルの形状に形成され、終点が端子(N13P)と接続されたインダクタ(L13P)とを備える。
従来技術、競合技術の概要



シリコンCMOSトランジスタは、集積度が高く、大量生産した場合に安価に半導体集積回路を提供できるという特長を持つ。一方で、シリコンCMOSトランジスタは、InP等に代表される化合物半導体を用いたトランジスタと比較すると遮断周波数が低く、回路の動作周波数が低くなる。この欠点を解決するため、金属配線をスパイラル状に巻いてインダクタを形成し、このインダクタをトランジスタの負荷抵抗や帰還抵抗などに付加してピーキング回路を作製して、帯域を延伸する手法が広く用いられている。このようなスパイラルインダクタによるピーキング回路によれば、インダクタを使用する前と比較して半導体集積回路の帯域を2倍程度延伸することが可能となる。しかし、インダクタの面積はトランジスタの面積と比較して著しく大きいので、半導体集積回路の面積が大きくなり、半導体集積回路のコストが高くなるという問題点があった。





「Jaeha Kim,et.al.,“Design Optimization of On-Chip Inductive Peaking Structures for 0.13-μm CMOS 40-Gb/s Transmitter Circuits”,IEEE Transactions on Circuits and Systems-I,Vol.56,No.12,pp.2544-2555,December 2009」(以下、文献1と呼ぶ)に開示された従来のインダクタの平面図を図11A、図11Bに示す。図11C、図11Dは、それぞれ図11A、図11Bのインダクタの等価回路図である。図11A、図11Bの端子a,b,cは、図11C、図11Dの端子a,b,cと対応している。図11A~図11Dにおいて、ピーキングに使用するインダクタはL1とL2の2個である。図11C、図11Dにおけるkは、インダクタL1とインダクタL2との間の結合係数である。





図11Aの例では、この2個のインダクタL1,L2を1個のインダクタスパイラルに連続して巻いて形成している。一方、図11Bの例では、インダクタL2を形成する際、インダクタL1と巻き方を逆にすることにより、図11Aの例に対してインダクタL1とインダクタL2の結合方向を逆転させている。





文献1に開示されたピーキング回路の回路図とその等価回路図を図12に示す。図12はバッファ回路にピーキング回路を用いた例を示している。バッファ回路は、トランジスタM5と、負荷抵抗R3と、電流源IS2とから構成される。インダクタL1,L2からなるピーキング回路は、負荷抵抗R3とトランジスタM5のドレインとの間に挿入され、インダクタL1とインダクタL2との接続点がバッファの出力端子OUTに接続されている。図12の右側の構成に示すように、縦列に接続されたインダクタL1,L2の接続形態をダブルシャント形態と呼ぶ。





一方、図12の左側の構成は、このピーキング回路の等価回路を示している。すなわち、ダブルシャント形態のインダクタL1,L2から構成されるピーキング回路は、ダブルシャント形態のインダクタL1eff,L2effと、このインダクタL1eff,L2effの接続点と出力端子OUTとの間に挿入されたインダクタL3effとから構成されるピーキング回路と等価となる。インダクタL3effは、インダクタL1とインダクタL2との誘導結合によって等価的に形成されるインダクタである。このインダクタL3effのように回路の出力ノードと回路とを結ぶインダクタの接続形態をシリーズ形態と呼ぶ。

産業上の利用分野



本発明は、光受信モジュールに用いるトランスインピーダンスアンプや光送信モジュールに用いるレーザー駆動回路などの高周波信号を扱う半導体集積回路において金属配線層を用いて形成するインダクタを主な適用先とし、特に高い周波数応答を実現するピーキング回路に必須なインダクタに関するものである。

特許請求の範囲 【請求項1】
インダクタ領域の外周にスパイラルの形状に形成され、始点が第1の端子と接続された第1のインダクタ配線と、
この第1のインダクタ配線の終点を始点として前記インダクタ領域の内周にスパイラルの形状に形成され、終点が第2の端子と接続された第2のインダクタ配線と、
前記第1のインダクタ配線と前記第2のインダクタ配線との接続点を始点として前記第1のインダクタ配線と前記第2のインダクタ配線とに挟まれる領域にスパイラルの形状に形成され、終点が第3の端子と接続された第3のインダクタ配線と
前記インダクタ領域の外周にスパイラルの形状に形成され、始点が第4の端子と接続された第4のインダクタ配線と、
この第4のインダクタ配線の終点を始点として前記インダクタ領域の内周にスパイラルの形状に形成され、終点が第5の端子と接続された第5のインダクタ配線と、
前記第4のインダクタ配線と前記第5のインダクタ配線との接続点を始点として前記第4のインダクタ配線と前記第5のインダクタ配線とに挟まれる領域にスパイラルの形状に形成され、終点が第6の端子と接続された第6のインダクタ配線とを備え、
前記第4のインダクタ配線は、前記第1乃至第6のインダクタ配線のスパイラルの中心を通る直線であって且つこのスパイラルが形成された平面と平行な直線に関して、前記第1のインダクタ配線と線対称に形成され、
前記第5のインダクタ配線は、前記直線に関して前記第2のインダクタ配線と線対称に形成され、
前記第6のインダクタ配線は、前記直線に関して前記第3のインダクタ配線と線対称に形成されることを特徴とするインダクタ。

【請求項2】
請求項1記載のインダクタにおいて、
前記第3のインダクタ配線は、前記第1のインダクタ配線の内側に沿って前記第1のインダクタ配線と逆巻きに形成されることを特徴とするインダクタ。

【請求項3】
請求項記載のインダクタにおいて、
前記第6のインダクタ配線は、前記第4のインダクタ配線の内側に沿って前記第4のインダクタ配線と逆巻きに形成されることを特徴とするインダクタ。

【請求項4】
請求項記載のインダクタにおいて、
前記第1乃至第6の各インダクタ配線は、第1の金属配線層を用いて形成され、他のインダクタ配線と交差する箇所のみコンタクトを介して第2の金属配線層に退避するように形成されることを特徴とするインダクタ。

【請求項5】
差動信号が入力される差動構成の第1、第2のトランジスタと、
この第1、第2のトランジスタに定電流を供給する電流源と、
一端が電源に接続された第1、第2の負荷抵抗と、
第1の端子が正相側の前記第1のトランジスタの出力端子に接続され、第2の端子が前記第1の負荷抵抗の他端に接続され、第3の端子が回路の正相側の出力端子に接続された第1のインダクタと、
第1の端子が逆相側の前記第2のトランジスタの出力端子に接続され、第2の端子が前記第2の負荷抵抗の他端に接続され、第3の端子が回路の逆相側の出力端子に接続された第2のインダクタとを備え、
各インダクタは、インダクタ領域の外周にスパイラルの形状に形成され、始点が前記第1の端子と接続された第1のインダクタ配線と、
この第1のインダクタ配線の終点を始点として前記インダクタ領域の内周にスパイラルの形状に形成され、終点が前記第2の端子と接続された第2のインダクタ配線と、
前記第1のインダクタ配線と前記第2のインダクタ配線との接続点を始点として前記第1のインダクタ配線と前記第2のインダクタ配線とに挟まれる領域にスパイラルの形状に形成され、終点が前記第3の端子と接続された第3のインダクタ配線とを備え、
前記第1、第2のインダクタを別個のインダクタ領域に形成することを特徴とするピーキング回路。

【請求項6】
差動信号が入力される差動構成の第1、第2のトランジスタと、
この第1、第2のトランジスタに定電流を供給する電流源と、
一端が電源に接続された第1、第2の負荷抵抗と、
第1の端子が正相側の前記第1のトランジスタの出力端子に接続され、第2の端子が前記第1の負荷抵抗の他端に接続され、第3の端子が回路の正相側の出力端子に接続された第1のインダクタと、
第4の端子が逆相側の前記第2のトランジスタの出力端子に接続され、第5の端子が前記第2の負荷抵抗の他端に接続され、第6の端子が回路の逆相側の出力端子に接続された第2のインダクタとを備え、
前記第1のインダクタは、
インダクタ領域の外周にスパイラルの形状に形成され、始点が前記第1の端子と接続された第1のインダクタ配線と、
この第1のインダクタ配線の終点を始点として前記インダクタ領域の内周にスパイラルの形状に形成され、終点が前記第2の端子と接続された第2のインダクタ配線と、
前記第1のインダクタ配線と前記第2のインダクタ配線との接続点を始点として前記第1のインダクタ配線と前記第2のインダクタ配線とに挟まれる領域にスパイラルの形状に形成され、終点が前記第3の端子と接続された第3のインダクタ配線とを備え、
前記第2のインダクタは、
前記インダクタ領域の外周にスパイラルの形状に形成され、始点が前記第4の端子と接続された第4のインダクタ配線と、
この第4のインダクタ配線の終点を始点として前記インダクタ領域の内周にスパイラルの形状に形成され、終点が前記第5の端子と接続された第5のインダクタ配線と、
前記第4のインダクタ配線と前記第5のインダクタ配線との接続点を始点として前記第4のインダクタ配線と前記第5のインダクタ配線とに挟まれる領域にスパイラルの形状に形成され、終点が前記第6の端子と接続された第6のインダクタ配線とを備え、
前記第4のインダクタ配線は、前記第1乃至第6のインダクタ配線のスパイラルの中心を通る直線であって且つこのスパイラルが形成された平面と平行な直線に関して、前記第1のインダクタ配線と線対称に形成され、
前記第5のインダクタ配線は、前記直線に関して前記第2のインダクタ配線と線対称に形成され、
前記第6のインダクタ配線は、前記直線に関して前記第3のインダクタ配線と線対称に形成されることを特徴とするピーキング回路。
産業区分
  • 半導体
  • 固体素子
  • 磁性材料
  • 電子部品
  • 変電
  • 基本電子回路
国際特許分類(IPC)
Fターム
画像

※ 画像をクリックすると拡大します。

JP2012534037thum.jpg
出願権利状態 登録
ライセンスをご希望の方、特許の内容に興味を持たれた方は、下記までご連絡ください。


PAGE TOP

close
close
close
close
close
close
close