TOP > 国内特許検索 > SiC半導体素子の製造方法

SiC半導体素子の製造方法 UPDATE 外国出願あり

国内特許コード P150011821
整理番号 KG0119-JP01
掲載日 2015年4月2日
出願番号 特願2013-125018
公開番号 特開2015-002217
登録番号 特許第6057292号
出願日 平成25年6月13日(2013.6.13)
公開日 平成27年1月5日(2015.1.5)
登録日 平成28年12月16日(2016.12.16)
発明者
  • 金子 忠昭
  • 大谷 昇
  • 萩原 健太
出願人
  • 学校法人関西学院
発明の名称 SiC半導体素子の製造方法 UPDATE 外国出願あり
発明の概要 【課題】バルク基板に機械研磨を行うことで発生する変質層を短時間で除去可能な半導体素子の製造方法を提供する。
【解決手段】この半導体素子の製造方法では、基板70に機械的研磨を行うことで生じた変質層を、当該基板70をSi蒸気圧下で加熱することで除去する。その後、エピタキシャル層形成工程、イオン注入工程、イオン活性化工程、及び第2除去工程を行う。第2除去工程は、イオン活性化工程が行われた基板70の表面のイオン注入不足部分、及び、マクロステップバンチングを、当該基板70をSi蒸気圧下で加熱することで除去する。その後、基板70に電極を形成する電極形成工程を行う。
【選択図】図9
従来技術、競合技術の概要



半導体材料としては、シリコン(Si)やガリウム砒素(GaAs)等が従来から知られるところである。半導体素子の利用分野は近年急速に拡大しており、それに伴って、高温環境等の苛酷な領域で使用される機会も増加している。従って、高温環境に耐えられる半導体素子の実現は、幅広い用途における動作の信頼性と大量の情報処理・制御性の向上にとって重要な課題の1つである。





耐熱性に優れる半導体素子を製造する材料の1つとして、炭化ケイ素(SiC)が注目されている。SiCは、機械的強度に優れるとともに、放射線にも強い。また、SiCは、不純物の添加によって電子や正孔の価電子制御も容易にできるとともに、広い禁制帯幅(6H型の単結晶SiCで約3.0eV、4H型の単結晶SiCで3.2eV)を有するという特徴を備えている。このような理由から、SiCは、上述した既存の半導体材料では実現できない高温、高周波、耐電圧、及び耐環境性を実現できる次世代のパワーデバイスの材料として期待されている。特許文献1から3は、SiCを用いた半導体材料を製造する方法を開示する。





特許文献1は、種結晶を成長させる成長炉内の温度を均一にすることで、SiC多結晶の生成を抑制して良質なSiC半導体を製造する方法を開示する。特許文献2は、種結晶に複数の窪みを形成することで、欠陥の少ない良質なSiC半導体を製造する方法を開示する。

産業上の利用分野



本発明は少なくとも表面がSiC層で構成される基板を用いた半導体素子の製造方法に関する。

特許請求の範囲 【請求項1】
少なくとも表面がSiC層で構成されるとともにオフ角を有する基板を用いた半導体素子の製造方法において、
前記基板には、機械研磨を行うことで、表面に研磨傷が生じるとともに当該研磨傷の更に内部側にも変質層が生じており、当該基板をSi蒸気圧下で加熱して前記基板の表面から少なくとも10μmを除去することで、前記研磨傷及び前記変質層を除去する第1除去工程と、
前記研磨傷及び前記変質層を除去した前記基板にエピタキシャル層を形成するエピタキシャル層形成工程と、
前記エピタキシャル層にイオンを注入するイオン注入工程と、
前記基板を加熱してイオンを活性化するイオン活性化工程と、
前記イオン活性化工程が行われた前記基板表面のイオン注入不足部分、及び、前記イオン活性化工程で前記基板の表面に発生するマクロステップバンチングを、当該基板をSi蒸気圧下で加熱することで除去する第2除去工程と、
前記第2除去工程により前記イオン注入不足部分及び前記マクロステップバンチングが除去された前記基板に電極を形成する電極形成工程と、
を含むことを特徴とする半導体素子の製造方法。

【請求項2】
請求項1に記載の半導体素子の製造方法であって、
前記第1除去工程では、温度範囲が1800℃以上2300℃以下であって、Siの圧力が
10-2Pa以上で加熱することを特徴とする半導体素子の製造方法。

【請求項3】
請求項1又は2に記載の半導体素子の製造方法であって、
前記エピタキシャル層形成工程では、化学蒸気蒸着法を用いてエピタキシャル層を形成することを特徴とする半導体素子の製造方法。

【請求項4】
請求項1又は2に記載の半導体素子の製造方法であって、
前記エピタキシャル層形成工程では、液相エピタキシャル法を用いてエピタキシャル層を形成することを特徴とする半導体素子の製造方法。

【請求項5】
請求項1から4までの何れか一項に記載の半導体素子の製造方法であって、
前記イオン活性化工程では、温度範囲が1800℃以上2300℃以下であって、Siの圧力が
10-3Pa以下で加熱することを特徴とする半導体素子の製造方法。

【請求項6】
請求項1から5までの何れか一項に記載の半導体素子の製造方法であって、
前記第2除去工程では、温度範囲が1600℃以上2000℃以下であって、Siの圧力が
10-3Pa以下で加熱することを特徴とする半導体素子の製造方法。

【請求項7】
請求項1から6までの何れか一項に記載の半導体素子の製造方法であって、
前記SiC層の表面は、<11-20>方向のオフ角が4度以下の面であることを特徴とする半導体素子の製造方法。

【請求項8】
請求項1から7までの何れか一項に記載の半導体素子の製造方法であって、
前記SiC層の表面は、<1-100>方向のオフ角が4度以下の面であることを特徴とする半導体素子の製造方法。

【請求項9】
請求項1から8までの何れか一項に記載の半導体素子の製造方法であって、
前記SiC層の表面が、SiC分子の積層方向の1周期分であるフルユニットの高さ又は半周期分であるハーフユニットの高さからなるステップで終端していることを特徴とする半導体素子の製造方法。

【請求項10】
請求項1から9までの何れか一項に記載の半導体素子の製造方法であって、
前記電極形成工程と前記第2除去工程を同一の加熱装置を用いて連続的に行うことを特徴とする半導体素子の製造方法。

【請求項11】
請求項1から10までの何れか一項に記載の半導体素子の製造方法であって、
Siの圧力、加熱温度、及びエッチング速度を含んで構成される加熱条件と、マクロステップバンチングの発生の有無と、の関係性を考慮して、前記第1除去工程及び前記第2除去工程のうち少なくとも何れかにおける前記加熱条件が決定されることを特徴とする半導体素子の製造方法。
国際特許分類(IPC)
Fターム
画像

※ 画像をクリックすると拡大します。

JP2013125018thum.jpg
出願権利状態 登録
ライセンスをご希望の方、特許の内容に興味を持たれた方は、下記「問合せ先」までお問い合わせください。


PAGE TOP

close
close
close
close
close
close
close