TOP > 国内特許検索 > ナノデバイス及びその製造方法

ナノデバイス及びその製造方法

国内特許コード P150012082
掲載日 2015年6月22日
出願番号 特願2014-502342
登録番号 特許第5674220号
出願日 平成25年2月27日(2013.2.27)
登録日 平成27年1月9日(2015.1.9)
国際出願番号 JP2013055261
国際公開番号 WO2013129535
国際出願日 平成25年2月27日(2013.2.27)
国際公開日 平成25年9月6日(2013.9.6)
優先権データ
  • 特願2012-042588 (2012.2.28) JP
発明者
  • 真島 豊
  • 寺西 利治
  • 松本 和彦
  • 前橋 兼三
  • 東 康男
  • 大野 恭秀
  • 前田 幸祐
  • ギョーム ヒューベル フレデリック ハケンベルジェ
出願人
  • 国立研究開発法人科学技術振興機構
発明の名称 ナノデバイス及びその製造方法
発明の概要 ダイオード、トンネル素子、MOSトランジスタなどの電子デバイスと組み合わされるナノデバイス、集積回路及びナノデバイスの製造方法を提供する。ナノデバイスは、第1の絶縁層2と、第1の絶縁層2上にナノギャップを有するように設けられた一方の電極5Aと他方の電極5Bと、一方の電極5Aと他方の電極5Bとの間に配置された金属ナノ粒子7又は機能分子と、第1の絶縁層2、一方の電極5A及び他方の電極5Bの上に設けられ、かつ金属ナノ粒子7、機能分子の何れかを埋設する第2の絶縁層8とを備える。第2の絶縁層8がパッシベーション層として機能する。
従来技術、競合技術の概要

ナノデバイスとして単電子トランジスタがある。その単電子トランジスタの製造技術を確立するため、本発明者らは、単電子デバイスにおけるクーロン島として金ナノ粒子に注目し、STMを用いて1.8nmの粒径の金ナノ粒子が常温でクーロン島として機能していることを解明してきた。また、固体基板上に電子デバイスの構築に向けて、無電解メッキを用いて5nmのギャップ長を有するナノギャップ電極を一度に高歩留まりで作製することを確立してきた。さらに、ナノギャップ電極間に金ナノ粒子を化学吸着法により導入した単電子トランジスタの動作について報告してきた(非特許文献1乃至5)。

産業上の利用分野

本発明は、ダイオード、トンネル素子、MOSトランジスタなどの電子デバイスと組み合わされるナノデバイスとその集積回路、及びナノデバイスの製造方法に関する。

特許請求の範囲 【請求項1】
第1の絶縁層と、
上記第1の絶縁層上にナノギャップを有するように設けられた一方の電極と他方の電極と、
上記一方の電極と上記他方の電極との間に配置された金属ナノ粒子と、
上記第1の絶縁層、上記一方の電極及び上記他方の電極の上に設けられ、上記金属ナノ粒子を埋設する第2の絶縁層と、
上記第1の絶縁層上に上記一方の電極と上記他方の電極との配置方向に対して交差する方向に設けられ、かつ上記第2の絶縁層によって被覆された一又は複数のサイドゲート電極と、
上記第2の絶縁層上に設けられたトップゲート電極と、
を備え
上記金属ナノ粒子と上記一方の電極との間、上記金属ナノ粒子と上記他方の電極との間には、上記第2の絶縁層の一部として単分子膜が介在する、ナノデバイス。

【請求項2】
第1の絶縁層と、
上記第1の絶縁層上にナノギャップを有するように設けられた一方の電極と他方の電極と、
上記一方の電極と上記他方の電極との間に配置された機能分子と、
上記第1の絶縁層、上記一方の電極及び上記他方の電極の上に設けられ、上記機能分子を埋設する第2の絶縁層と、
上記第1の絶縁層上に上記一方の電極と上記他方の電極との配置方向に対して交差する方向に設けられ、かつ上記第2の絶縁層によって被覆された一又は複数のサイドゲート電極と、
上記第2の絶縁層上に設けられたトップゲート電極と、
を備え
上記機能分子が、上記一方の電極及び上記他方の電極に固定するためのアンカー部を含む、ナノデバイス。

【請求項3】
前記第2の絶縁層は、SiN、SiO、SiON、Si、SiO、Al、MgOの何れかでなる、請求項1又は2に記載のナノデバイス。

【請求項4】
前記金属ナノ粒子が、前記一方の電極と前記他方の電極とのギャップ間において断面視で前記一方の電極及び前記他方の電極の厚みの中央又は前記一方の電極及び前記他方の電極の厚みの中央より上寄りに配置され、前記第2の絶縁層中に固定されている、請求項1に記載のナノデバイス。

【請求項5】
前記金属ナノ粒子の保護基としてアルカンチオールと前記単分子膜を構成する単分子の欠損部との化学結合により前記金属ナノ粒子が前記一方の電極及び前記他方の電極と絶縁されて、前記金属ナノ粒子が前記一方の電極と前記他方の電極との間に配置されている、請求項1に記載のナノデバイス。

【請求項6】
前記金属ナノ粒子は、前記一方の電極、前記他方の電極の少なくとも一方にアルカンジチオールにより吸着されている、請求項1に記載のナノデバイス。

【請求項7】
請求項1乃至の何れかに記載のナノデバイスと電子デバイスとが半導体基板上に形成されてなる、集積回路。

【請求項8】
電子デバイスが形成された半導体基板上に設けられた第1の絶縁層と、
上記第1の絶縁層上にナノギャップを有するように設けられた一方の電極と他方の電極と、
上記一方の電極と上記他方の電極との間に配置された金属ナノ粒子と、
上記第1の絶縁層、上記一方の電極及び上記他方の電極の上に設けられ、上記金属ナノ粒子を埋設する第2の絶縁層と、
上記第1の絶縁層上に上記一方の電極と上記他方の電極との配置方向に対して交差する方向に設けられ、かつ上記第2の絶縁層によって被覆された一又は複数のサイドゲート電極と、
上記第2の絶縁層上に設けられたトップゲート電極と、
を備え、
上記金属ナノ粒子と上記一方の電極との間、上記金属ナノ粒子と上記他方の電極との間には、上記第2の絶縁層の一部として単分子膜が介在し、
上記電子デバイスの複数の電極のうち一つが、前記第1の絶縁層に設けたビアを介して上記一方の電極、上記他方の電極の何れかに接続されている、集積回路。

【請求項9】
電子デバイスが形成された半導体基板上に設けられた第1の絶縁層と、
上記第1の絶縁層上にナノギャップを有するように設けられた一方の電極と他方の電極と、
上記一方の電極と上記他方の電極との間に配置された機能分子と、
上記第1の絶縁層、上記一方の電極及び上記他方の電極の上に設けられ、上記機能分子を埋設する第2の絶縁層と、
上記第1の絶縁層上に上記一方の電極と上記他方の電極との配置方向に対して交差する方向に設けられ、かつ上記第2の絶縁層によって被覆された一又は複数のサイドゲート電極と、
上記第2の絶縁層上に設けられたトップゲート電極と、
を備え、
上記機能分子が、上記一方の電極及び上記他方の電極に固定するためのアンカー部を含み、
上記電子デバイスの複数の電極のうち一つが、上記第1の絶縁層に設けたビアを介して上記一方の電極、上記他方の電極の何れかに接続されている、集積回路。

【請求項10】
ナノギャップを有する一方の電極及び他方の電極を設けた絶縁層付き基板に金属ナノ粒子又は機能分子を配置し、
上記絶縁層付基板を冷却しながら上記一方の電極、上記他方の電極及び上記絶縁層付き基板の上にパッシベーション膜を形成することで上記金属ナノ粒子又は上記機能分子を埋設する、ナノデバイスの製造方法。

【請求項11】
前記パッシベーション膜は、触媒CVD法、プラズマCVD法、光CVD法、パルスレーザー堆積法、原子層エピタキシー法、熱CVD法の何れかを用いて形成する、請求項10に記載のナノデバイスの製造方法。
産業区分
  • 半導体
  • 固体素子
国際特許分類(IPC)
Fターム
画像

※ 画像をクリックすると拡大します。

JP2014502342thum.jpg
出願権利状態 登録
ライセンスをご希望の方、特許の内容に興味を持たれた方は、問合せボタンを押してください。


PAGE TOP

close
close
close
close
close
close
close