TOP > 国内特許検索 > AD変換器およびAD変換方法

AD変換器およびAD変換方法 新技術説明会

国内特許コード P150012199
整理番号 2014-061
掲載日 2015年8月20日
出願番号 特願2015-092377
公開番号 特開2016-213531
出願日 平成27年4月28日(2015.4.28)
公開日 平成28年12月15日(2016.12.15)
発明者
  • 北川 章夫
  • 今村 竜
  • 藪見 啓輔
出願人
  • 国立大学法人金沢大学
発明の名称 AD変換器およびAD変換方法 新技術説明会
発明の概要 【課題】広い変換範囲を有しかつ自動化設計技術の適用性が高いAD変換器を提供する。
【解決手段】入力電圧を出力コードに変換するAD変換器であって、複数の比較器群115に分けられ、前記入力電圧と比較器群115ごとの参照電圧とを比較する比較器111と、同一の比較結果を示す比較器111の個数を出力する加算器119と、比較器群115ごとの前記参照電圧を生成する参照電圧生成器120と、コントローラ140と、を備え、コントローラ140の制御下で、比較器群115ごとに異なる参照電圧を生成し、前記入力電圧と比較器群115ごとに異なる前記参照電圧とを比較したときの加算器119の出力に応じて新たな参照電圧を決定し、全ての比較器群115で同一の前記新たな参照電圧を生成し、前記入力電圧と前記新たな参照電圧とを比較したときの加算器119の出力に応じて前記出力コードを生成する。
【選択図】図4
従来技術、競合技術の概要


従来、確率的並列型AD変換器が提案されている。確率的並列型AD変換器は、複数の比較器と加算器とからなる。前記複数の比較器の各々は、同じ入力電圧と同じ参照電圧とを比較し、前記加算器は、前記参照電圧よりも前記入力電圧が高い(または低い)と判定した比較器の個数を出力する。



比較器は、本来的に、デバイス特性のばらつきによる固有のオフセットを有している。そのため、前記入力電圧が前記参照電圧の近傍にあるとき、前記複数の比較器の中には、入力電圧が参照電圧よりも高いと判定する比較器と、入力電圧が参照電圧よりも低いと判定する比較器とが混在する。入力電圧が参照電圧よりも高い(または低い)と判定する比較器の個数と前記の前記参照電圧からの差分値とは、前記比較器のオフセットの統計的な分布に従って対応付けられる。



確率的並列型AD変換器は、このような考え方に基づいて、前記加算器から出力される前記比較器の個数を、前記入力電圧を表す出力コードとして出力する。



通常の(確率的でない)並列型AD変換器では、比較器を実質的にアナログ回路として用いるため、比較器のオフセットのばらつきに埋もれてしまうほど微小な入力電圧の差異を弁別することはできない。また、通常の並列型AD変換器では、半導体装置の製造プロセスの微細化が進むにつれて、デバイス特性のばらつきの低減が困難になり、所望の精度を有する比較器を設計するために熟練した設計ノウハウが必要になる。



これに対し、確率的並列型AD変換器では、比較器のオフセットのばらつきを利用して入力電圧を出力コードに変換することにより、通常の並列型AD変換器の機能をデジタル回路としての比較器と統計処理とで実装している。そのため、確率的並列型AD変換器では、より小さい入力電圧の差異を弁別できる高い分解能が得られる。また、論理合成や自動配置配線などの自動化設計技術の適用性があり、高度に微細化されたプロセスでの製造が容易である。



確率的並列型AD変換器の応用例が、例えば、特許文献1および特許文献2に開示されている。



特許文献1に開示される確率的AD変換器は、第1変換ステージと、第2変換ステージとを備える。前記第1変換ステージは、逐次比較型またはパイプライン型のAD変換器と減算器とで構成され、入力電圧を大まかな出力コード(つまり上位ビット)に変換するとともに、変換誤差を表す残差電圧を生成する。前記第2ステージは、確率的並列型AD変換器で構成され、前記残差電圧を詳細な出力コード(つまり下位ビット)に変換する。前記入力電圧を表す出力コードは、前記上位ビットと下位ビットとを組み合わせることにより得られる。



前記確率的AD変換器によれば、逐次比較型またはパイプライン型のAD変換器だけでは得られない高い分解能を、確率的並列型AD変換器を用いて得ることができる。



特許文献2に開示されるΔΣAD変換器は、確率的並列型AD変換器をループ内の量子化器として用いて構成される。



前記ΔΣAD変換器によれば、従来の(確率的でない)AD変換器をループ内の量子化器として用いた場合には得られない高い分解能を、確率的並列型AD変換器を用いて得ることができる。

産業上の利用分野


本発明は、AD(Analog to Digital)変換器およびAD変換方法に関し、特には、確率的直並列型AD変換に関する。

特許請求の範囲 【請求項1】
入力電圧を出力コードに変換するAD変換器であって、
複数の比較器群に分けられ、前記入力電圧と前記比較器群ごとの参照電圧とを比較する複数の比較器と、
前記複数の比較器の中で同一の比較結果を示す比較器の個数を出力する加算器と、
前記比較器群ごとの前記参照電圧を生成する参照電圧生成器と、
コントローラと、を備え、
前記コントローラは、
前記参照電圧生成器を用いて前記比較器群ごとに異なる参照電圧を生成し、
前記複数の比較器で前記入力電圧と前記比較器群ごとに異なる前記参照電圧とを比較したときに前記加算器が出力する第1出力値に応じて、新たな参照電圧を決定し、
前記参照電圧生成器を再び用いて全ての前記比較器群で前記新たな参照電圧を生成し、
前記複数の比較器で前記入力電圧と前記新たな前記参照電圧とを比較したときに前記加算器が出力する第2出力値に応じて、前記出力コードを生成する、
AD変換器。

【請求項2】
前記コントローラは、前記入力電圧に想定される変換範囲を前記比較器のオフセットの標準偏差の2倍の大きさごとに区切った各電圧区間の中央の電圧を、前記比較器群ごとに異なる参照電圧として生成する、
請求項1に記載のAD変換器。

【請求項3】
前記複数の比較器の各々は、
第1インバータと、
第2インバータと、
入力端と出力端とが前記第1インバータの出力端に接続された第3インバータと、
入力端と出力端とが前記第2インバータの出力端に接続された第4インバータと、
入力端が前記第2インバータの出力端に接続されかつ出力端が前記第1インバータの出力端に接続された第5インバータと、
入力端が前記第1インバータの出力端に接続されかつ出力端が前記第2インバータの出力端に接続された第6インバータと、
入力端が前記第1インバータの出力端に接続された第7インバータと、
入力端が前記第2インバータの出力端に接続された第8インバータと、で構成される、
請求項1に記載のAD変換器。

【請求項4】
複数の比較器群に分けられ、入力電圧と前記比較器群ごとの参照電圧とを比較する複数の比較器と、前記複数の比較器の中で同一の比較結果を示す比較器の個数を出力する加算器と、前記比較器群ごとの前記参照電圧を生成する参照電圧生成器と、を用いて、前記入力電圧を出力コードに変換するAD変換方法であって、
前記参照電圧生成器を用いて前記比較器群ごとに異なる参照電圧を生成し、
前記複数の比較器で前記入力電圧と前記比較器群ごとに異なる前記参照電圧とを比較したときに前記加算器が出力する第1出力値に応じて、新たな参照電圧を決定し、
前記参照電圧生成器を再び用いて全ての前記比較器群で前記新たな参照電圧を生成し、
前記複数の比較器で前記入力電圧と前記新たな前記参照電圧とを比較したときに前記加算器が出力する第2出力値に応じて、前記出力コードを生成する、
AD変換方法。
国際特許分類(IPC)
Fターム
画像

※ 画像をクリックすると拡大します。

JP2015092377thum.jpg
(有)金沢大学ティ・エル・オーは、金沢大学の研究者の出願特許を産業界へ技術移転することを主目的として、金沢大学の教官の出資により設立された技術移転機関です。
ご興味のある方は、下記「問合せ先」へ整理番号と共にご連絡願います。
なお、既に活用のお申し込み・お打合わせ等の段階に入っている場合もございますので、予めご承知おきください。


PAGE TOP

close
close
close
close
close
close
close