TOP > 国内特許検索 > スキャンBISTのLFSRシード生成法及びそのプログラムを記憶する記憶媒体

スキャンBISTのLFSRシード生成法及びそのプログラムを記憶する記憶媒体 新技術説明会

国内特許コード P150012464
掲載日 2015年10月21日
出願番号 特願2014-146027
公開番号 特開2015-038473
出願日 平成26年7月16日(2014.7.16)
公開日 平成27年2月26日(2015.2.26)
優先権データ
  • 特願2013-148663 (2013.7.17) JP
  • 特願2013-148812 (2013.7.17) JP
発明者
  • 大竹 哲史
  • 本田 太郎
  • 森保 孝憲
出願人
  • 国立大学法人 大分大学
発明の名称 スキャンBISTのLFSRシード生成法及びそのプログラムを記憶する記憶媒体 新技術説明会
発明の概要 【課題】スキャンBISTの故障検出率向上のための新たなLFSRシード生成法を提供する。
【解決手段】この課題を解決する為に、スキャンBISTのシード生成モデルを形成し、形成したシードモデルに対して対象故障のテスト生成を行ってLFSRのシードを生成する、各手順を備え、シード生成モデルは、前記スキャンBISTのLFSRを被検査回路のスキャンFFにおけるスキャンパス長分時間展開して構成したXORネットワークと、前記被検査回路の組合せ回路部分とを備え、前記組合せ回路部分に前記XORネットワーク出力が接続された構成を有する、スキャンBISTのLFSRシード生成方法を提供する。
【選択図】図4
従来技術、競合技術の概要


近年のデバイス技術の進歩により、ディジタル集積回路の集積度が向上し、大規模なシステムをLSI上に実装することが可能となった。しかし、回路の大規模化に伴い、テストはますます困難となり、テスト生成時間の増加など、テストコストの増大が問題となっている。テストコストとテスト容易性は相関があり、増大するテストコストを少なくするためにはテストを容易にすることが考えられる。テストを容易にするために、回路内に付加回路を組み込んでおくことをテスト容易化設計といい、その1つとしてスキャン設計がある。スキャン設計は順序回路を構成する各フリップフロップに外部から自由に状態を設定でき、それらのフリップフロップの状態を外部から観測できる。スキャン設計された順序回路のテスト生成の問題は、組合せ回路のテスト生成問題として扱うことができ、テスト生成容易性が向上する。



外部テスト装置を簡略化する設計法として組込み自己テスト方式(BIST:Built-in self test)がある。BISTではテストパターンを発生する回路およびテストパターンに対する出力応答を調べる回路を用いる。BISTでのパターン発生回路としては、疑似ランダムパターンを発生する線形フィードバックシフトレジスタ(LFSR:Linear feedback shift register)が主に用いられ、出力応答を調べる回路はMISR(multiple-input signature register)を使用する。MISRは回路の出力応答を圧縮する回路であるが、本発明ではパターン発生回路と被検査回路のみを扱う。



パターン発生回路のLFSRはフィードバック位置によってはすべて0のパターンを除くすべてのパターンを疑似ランダムに発生することができる。しかし、LFSRの動作は決定的であるため、回路によっては疑似ランダムパターンでは高い故障検出率を達成できないものがある。疑似ランダムパターンによるテストに耐性がある故障をランダムパターン耐性故障という。このような故障がある回路で高い故障検出率を達成するには、LFSRのレジスタの初期値(LFSRのレジスタへ最初に設定する値のことをシード(seed)と言う)を再設定する(リシードするという)ことが有効であることが知られている。



具体的には、あるシードからいくつかのパターンを生成してテストを行い、それまでに印加されたテストで未検出の故障に対してそれぞれの故障を検出できるシードにリシードし、テストを繰り返す。

産業上の利用分野


本発明は、半導体集積回路の組込み自己テストのためのシード生成方法であり、更に具体的には、高い故障検出率が得られ、高速にシード生成することができ、且つシード数も減らすことができるスキャンBISTのLFSRシード生成法及びそのプログラムを記憶する記憶媒体に関するものである。

特許請求の範囲 【請求項1】
スキャンBISTのシード生成モデルを形成し、
前記形成したシード生成モデルに対して対象故障のテスト生成を行ってLFSRのシードを生成する、各手順を備え、
前記シード生成モデルは、前記スキャンBISTのLFSRを被検査回路のスキャンFFにおけるスキャンパス長分時間展開して構成したXORネットワークと、前記被検査回路の組合せ回路部分とを備え、前記組合せ回路部分に前記XORネットワーク出力が接続された構成を有する、スキャンBISTのLFSRシード生成方法。

【請求項2】
請求項1に記載の方法において、前記シード生成モデルは、前記XORネットワークと前記被検査回路の組合せ回路部分との間にフェーズシフタグループが接続されている、スキャンBISTのLFSRシード生成方法。

【請求項3】
請求項1に記載の方法において、前記シード生成モデルは、前記XORネットワークと前記被検査回路の組合せ回路部分との間にランダム反転回路グループが接続されている、スキャンBISTのLFSRシード生成方法。

【請求項4】
請求項3に記載の方法において、前記ランダム反転回路グループのそれぞれのランダム反転回路は、前記XORネットワークと前記被検査回路の組合せ回路部分との間に挿入された反転論理回路と、第2のXORネットワークと、第2のXORネットワークの出力を用いて前記反転論回路の動作を制御するための反転制御回路とを備える、スキャンBISTのLFSRシード生成方法。

【請求項5】
請求項1乃至4の何れか1項に記載の方法において、前記対象故障はスタティック故障である、スキャンBISTのLFSRシード生成方法。

【請求項6】
請求項1に記載の方法において、前記シード生成モデルは更に、前記XORネットワーク出力と前記スキャンFF出力とを時間的に切り替えて前記組合せ回路部分に入力するためのマルチプレクサと、前記マルチプレクサの切り替えのタイミングを制御するタイミング生成器とを備える、スキャンBISTのLFSRシード生成方法。

【請求項7】
請求項6に記載の方法において、前記シード生成モデルは更に、前記XORネットワーク出力に接続されたフェーズシフタグループを備え、前記フェーズシフタグループの出力が前記被検査回路の組合せ回路部分および前記マルチプレクサに入力される、スキャンBISTのLFSRシード生成方法。

【請求項8】
請求項6に記載の方法において、前記シード生成モデルは更に、前記XORネットワーク出力に接続されたランダム反転回路グループを備え、前記ランダム反転回路グループの出力が前記被検査回路の組合せ回路部分および前記マルチプレクサに入力される、スキャンBISTのLFSRシード生成方法。

【請求項9】
請求項8に記載の方法において、前記ランダム反転回路グループのそれぞれのランダム反転回路は、前記XORネットワークと前記被検査回路の組合せ回路部分との間に挿入された反転論理回路と、第2のXORネットワークと、第2のXORネットワークの出力を用いて前記反転論理回路の動作を制御するための反転制御回路とを備える、スキャンBISTのLFSRシード生成方法。

【請求項10】
請求項1に記載の方法において、前記シード生成モデルは更に、前記組合せ回路部分の複製である第2の組合せ回路部分を有し、当該第2の組合せ回路部分の入力には前記XORネットワークの出力と前記組合せ回路部分の出力とが接続される、スキャンBISTのLFSRシード生成方法。

【請求項11】
請求項1に記載の方法において、前記シード生成モデルは更に、前記LFSRを前記スキャンパス長+1スキャンシフト分時間展開して構成した第2のXORネットワークと、前記XORネットワーク出力と前記第2のXORネットワーク出力とを時間的に切り替えて前記組合せ回路部分に入力するためのマルチプレクサと、前記マルチプレクサの切り替えのタイミングを制御するタイミング生成器とを備える、スキャンBISTのLFSRシード生成方法。

【請求項12】
請求項6乃至11の何れか1項に記載の方法において、前記対象故障は遅延故障である、スキャンBISTのLFSRシード生成方法。

【請求項13】
請求項1乃至12の何れか1項に記載の方法において、前記対象故障のテスト生成は自動テストパターン生成ツールを用いて行われる、スキャンBISTのLFSRシード生成方法。

【請求項14】
スキャンBISTのLFSRを被検査回路のスキャンFFにおけるスキャンパス長分時間展開してXORネットワークを形成し、当該XORネットワークを前記被検査回路の組合せ回路部分に接続することによってシード生成モデルを形成する手順と、
前記シード生成モデルに対して対象故障のテスト生成を行って前記LFSRのシードを生成する手順と、をコンピュータに実行させるためのプログラムを記憶する、記憶媒体。

【請求項15】
スキャンBISTのLFSRを被検査回路のスキャンFFにおけるスキャンパス長分時間展開して構成したXORネットワークと、前記XORネットワーク出力と前記スキャンFF出力とを時間的に切り替えて前記被検査回路の組合せ回路部分に印加するマルチプレクサと、前記マルチプレクサの切換えタイミングを制御するタイミング生成器と、によってシード生成モデルを形成する手順と、
前記シード生成モデルに対して対象故障のテスト生成を行って、前記LFSRのシードを形成する手順と、をコンピュータに実行させるためのプログラムを記憶する、記憶媒体。

【請求項16】
スキャンBISTのLFSRを被検査回路のスキャンFFにおけるスキャンパス長分時間展開して構成したXORネットワークと、前記被検査回路の組合せ回路部分と、前記LFSRを前記スキャンパス長+1スキャンシフト分時間展開して構成した第2の組合せ回路部分とを備え、前記XORネットワーク出力を前記組合せ回路部分の入力に接続し、前記XORネットワーク出力と前記組合せ回路部分出力とを前記第2の組合せ回路部分の入力に接続してシード生成モデルを形成する手順と、
前記シード生成モデルに対して対象故障のテスト生成を行って、前記LFSRのシードを形成する手順と、をコンピュータに実行させるためのプログラムを記憶する、記憶媒体。

【請求項17】
スキャンBISTのLFSRを被検査回路のスキャンFFにおけるスキャンパス長分時間展開して構成したXORネットワークと、前記被検査回路の組合せ回路部分と、前記LFSRを前記スキャンパス長+1スキャンシフト分時間展開して構成した第2のXORネットワークと、前記XORネットワークまたは前記第2のXORネットワーク出力を時間的に切り替えて前記組合せ回路部分に印加するマルチプレクサと、前記マルチプレクサの切換えタイミングを制御するタイミング生成器とによって、シード生成モデルを形成する手順と、
前記シード生成モデルに対して対象故障のテスト生成を行って、前記LFSRのシードを形成する手順と、をコンピュータに実行させるためのプログラムを記憶する、記憶媒体。
国際特許分類(IPC)
Fターム
画像

※ 画像をクリックすると拡大します。

JP2014146027thum.jpg
出願権利状態 公開
ライセンスをご希望の方、特許の内容に興味を持たれた方は、下記「問合せ先」まで直接お問い合わせください。


PAGE TOP

close
close
close
close
close
close
close