TOP > 国内特許検索 > 高電圧絶縁ゲート型電力用半導体装置およびその製造方法

高電圧絶縁ゲート型電力用半導体装置およびその製造方法 コモンズ 新技術説明会

国内特許コード P160012784
整理番号 (S2012-0781-N0)
掲載日 2016年2月18日
出願番号 特願2014-518707
出願日 平成25年5月29日(2013.5.29)
国際出願番号 JP2013064943
国際公開番号 WO2013180186
国際出願日 平成25年5月29日(2013.5.29)
国際公開日 平成25年12月5日(2013.12.5)
優先権データ
  • 特願2012-123462 (2012.5.30) JP
  • 特願2012-195347 (2012.9.5) JP
発明者
  • 大村 一郎
  • 田中 雅浩
  • 附田 正則
  • 三木 大和
出願人
  • 国立大学法人九州工業大学
発明の名称 高電圧絶縁ゲート型電力用半導体装置およびその製造方法 コモンズ 新技術説明会
発明の概要 ウエハに対するトレンチゲートの形成工程の時間が短く、ウエハの薄層化、大口径化に対応可能な、量産性の高い高電圧絶縁ゲート型電力用半導体装置を提供する。トレンチIGBTの構造の主要部であるトレンチゲートとMOSトランジスタ構造が形成される部分を含む構造部分であるメサ幅S、トレンチ深さDT、ゲート絶縁膜厚Tox、ゲート駆動電圧Vgeが、基準となる構造に対する小型化のスケール比率kの逆数となる関係を有し、セル幅2Wは前記基準となる構造と同じであり、前記基準となる構造が、トレンチ深さDTが、5~6μm、隣接するトレンチの中心間距離が3~4μmで、全体のセル幅2Wが15~20μmであり、導通状態でのゲート駆動電圧Vgeが15Vであるとするとき、スケール比率kが3以上である高電圧絶縁ゲート型電力用半導体装置。
従来技術、競合技術の概要


高電圧絶縁ゲート型半導体装置としてはIGBT(Insulated Gate Bipolar Transistor)が広く用いられている。図1にIGBTの構造図を示す。



図1に示すように、IGBTの構造は、低濃度N型層(Nベース層1)の表面側に選択的に形成され、広い間隔と狭い間隔を交互に有するトレンチ2,3と、トレンチ2,3の表面に形成されたゲート絶縁膜4,5と、ゲート絶縁膜4,5の内側に形成されたポリシリコンからなるゲート電極(制御電極)6,7と、狭い間隔を有する隣り合うトレンチ間に選択的に形成されたPベース層(Pウエル層)8と、Pベース層8の表面に選択的に形成された高濃度のNソース層9と、Pベース層8とNソース層9の双方に接続する第一の主電極(エミッタ電極10)とを備えている。前記のNソース層9と、Pベース層8と、Nベース層1の表面部にMOSトランジスタ構造が形成され、広い間隔の隣り合うトレンチ間にトレンチと同程度の深さを有するP型層(電位が固定されないP型層11)が、エミッタ電極10と接続しない状態で、またはエミッタ電極10と高抵抗で接続された状態で形成されている。さらに、IGBT構造は、Nベース層1の裏面側に一様に形成された、Nベース層1よりも不純物濃度の高いNバッファ層12と、Nバッファ層12の表面に一様に形成された高濃度のP型層(Pエミッタ層13)と、Pエミッタ層13の表面に一様に形成された第2の主電極(コレクタ電極14)を備えている。



トレンチ構造を有するIGBTについては、特許文献1、非特許文献1~9に示すように、各種の提案や研究がなされている。

産業上の利用分野


本発明は電力用半導体装置に関するものであり、特に導通損失の少ない高電圧絶縁ゲート型電力用半導体装置およびその製造方法に関する。

特許請求の範囲 【請求項1】
低濃度第1導電型ベース層と、
前記低濃度第1導電型ベース層の表面側に、広い間隔と狭い間隔を交互に有するように選択的に形成された複数のトレンチと、
前記トレンチの表面に形成されたゲート絶縁膜と、
前記ゲート絶縁膜の内側に形成されたゲート電極と、
前記狭い間隔で隣り合うトレンチ間に選択的に形成された第2導電型ベース層と、
前記第2導電型ベース層の表面に選択的に形成された高濃度の第1導電型ソース層と、
前記第2導電型ベース層と第1導電型ソース層の双方に接続する第一の主電極と、
前記第1導電型ソース層と、前記第2導電型ベース層と、前記低濃度第1導電型ベース層の表面部に形成されたMOSトランジスタ構造と、
前記低濃度第1導電型ベース層の裏面側に一様に形成され、該低濃度第1導電型ベース層よりも不純物濃度の高い第1導電型バッファ層と、
該第1導電型バッファ層の表面に一様に形成された高濃度の第2導電型エミッタ層と、
該第2導電型エミッタ層の表面に形成された第2の主電極と
を有する高電圧絶縁ゲート型電力用半導体装置において、
前記トレンチのゲート絶縁膜と前記MOSトランジスタ構造が形成される部分を含む構造部分であるメサ領域の幅S、トレンチ深さDが、基準となる構造に対する小型化のスケール比率kの逆数となる関係を有し、
セル幅2Wは前記基準となる構造に対し、スケール比率kの逆数となる関係よりも大きく、前記基準となる構造が、トレンチ深さDが5~6μm、全体のセル幅2Wが15~20μmであり、前記基準となる構造を有する前記電力用半導体装置の導通状態でのスケール比率kが3以上であることを特徴とする、高電圧絶縁ゲート型電力用半導体装置。

【請求項2】
前記トレンチのゲート絶縁膜と前記MOSトランジスタ構造が形成される部分を含む構造部分であるメサ領域の幅S、トレンチ深さD、ゲート絶縁膜厚Tox、ゲート駆動電圧Vgeが、基準となる構造に対する小型化のスケール比率kの逆数となる関係を有し、
セル幅2Wは前記基準となる構造に対し、スケール比率kの逆数となる関係よりも大きくかつ基準となる幅と同じか小さく、前記基準となる構造が、トレンチ深さDが5~6μm、隣接するトレンチの中心間距離が3~4μmで、全体のセル幅2Wが15~20μmであり、前記基準となる構造を有する前記電力用半導体装置の導通状態でのゲート駆動電圧Vgeが15Vであるとするとき、スケール比率kが3以上であることを特徴とする、請求項1記載の高電圧絶縁ゲート型電力用半導体装置。

【請求項3】
前記スケール比率kが3以上であり、第2導電型エミッタ層の不純物濃度の傾斜の平均値を第2導電型エミッタ層の不純物総量で割った値が、前記電位が固定されない第2導電型層や第2導電型ベース層の、不純物濃度の傾斜の平均値をそれぞれの不純物総量で割った値より低いことを特徴とする請求項1または2記載の高電圧絶縁ゲート型電力用半導体装置。

【請求項4】
前記スケール比率kが5以上であることを特徴とする、請求項1から3のいずれかの項に記載の高電圧絶縁ゲート型電力用半導体装置。

【請求項5】
前記第2導電型エミッタ層の厚みが1μm以下であり、前記第2導電型エミッタ層を形成する不純物イオンの注入工程が、前記第2導電型ベース層および前記電位が固定されない第2導電型層を形成する不純物イオンの注入工程より前にあることを特徴とする請求項1から4のいずれかの項に記載の高電圧絶縁ゲート型電力用半導体装置。

【請求項6】
前記低濃度第1導電型ベース層の裏面側に形成される前記第2導電型エミッタ層の厚みが、1μm以下10nm以上であることを特徴とする、請求項1から5のいずれかの項に記載の高電圧絶縁ゲート型電力用半導体装置。

【請求項7】
前記トレンチ内部のゲート電極がP型ポリシリコンであることを特徴とする請求項1記載の高電圧絶縁ゲート型電力用半導体装置。

【請求項8】
請求項6記載の高電圧絶縁ゲート型電力用半導体装置を製造するに際し、最初に、低濃度第1導電型ベース層の裏面側の第1導電型バッファ層と第2導電型エミッタ層を形成し、その後、前記低濃度第1導電型ベース層の表面側のトレンチおよびMOSトランジスタ構造を含む表面構造を形成することを特徴とする高電圧絶縁ゲート型電力用半導体装置の製造方法。

【請求項9】
低濃度第1導電型ベース層と、
前記低濃度第1導電型ベース層の表面側に、広い間隔と狭い間隔を交互に有するように選択的に形成された複数のトレンチと、
前記トレンチの表面に形成されたゲート絶縁膜と、
前記ゲート絶縁膜の内側に形成されたゲート電極と、
前記狭い間隔で隣り合うトレンチ間に選択的に形成された第2導電型ベース層と、
前記第2導電型ベース層の表面に選択的に形成された高濃度の第1導電型ソース層と、
前記第2導電型ベース層と第1導電型ソース層の双方に接続する第一の主電極と、
前記第1導電型ソース層と、前記第2導電型ベース層と、前記低濃度第1導電型ベース層の表面部に形成されたMOSトランジスタ構造と、
前記広い間隔で隣り合うトレンチ間に、前記第一の主電極と接続しないように、あるいは前記第一の主電極と接続しても高抵抗を介して接続され、前記トレンチと同程度の深さを有する、電位が固定されない第2導電型層と、
前記低濃度第1導電型ベース層の裏面側に一様に形成され、該低濃度第1導電型ベース層よりも不純物濃度の高い第1導電型バッファ層と、
該第1導電型バッファ層の表面に一様に形成された高濃度の第2導電型エミッタ層と、
該第2導電型エミッタ層の表面に形成された第2の主電極と
を有する高電圧絶縁ゲート型電力用半導体装置において、
前記トレンチのゲート絶縁膜と前記MOSトランジスタ構造が形成される部分を含む構造部分であるメサ領域の幅S、トレンチ深さD、ゲート絶縁膜厚Tox、ゲート駆動電圧Vgeが、基準となる構造に対する小型化のスケール比率kの逆数となる関係を有し、セル幅2Wは前記基準となる構造と同じであり、前記基準となる構造が、トレンチの中心で挟まれた面積のうち、エミッタ電極およびコンタクトがある部分と、コンタクトがないかあっても高抵抗にコンタクトされている部分との面積比が、1:4~1:6程度であり、前記基準となる構造を有する前記電力用半導体装置の導通状態でのゲート駆動電圧Vgeが15Vであるとするとき、スケール比率kが3以上であることを特徴とする、高電圧絶縁ゲート型電力用半導体装置。

【請求項10】
前記スケール比率kが3以上であり、第2導電型エミッタ層の不純物濃度の傾斜の平均値を第2導電型エミッタ層の不純物総量で割った値が、前記電位が固定されない第2導電型層や第2導電型ベース層の、不純物濃度の傾斜の平均値をそれぞれの不純物総量で割った値より低いことを特徴とする請求項9記載の高電圧絶縁ゲート型電力用半導体装置。

【請求項11】
前記スケール比率kが5以上であることを特徴とする、請求項9または10に記載の高電圧絶縁ゲート型電力用半導体装置。

【請求項12】
前記第2導電型エミッタ層の厚みが1μm以下であり、前記第2導電型エミッタ層を形成する不純物イオンの注入工程が、前記第2導電型ベース層および前記電位が固定されない第2導電型層を形成する不純物イオンの注入工程より前にあることを特徴とする請求項9から11のいずれかの項に記載の高電圧絶縁ゲート型電力用半導体装置。

【請求項13】
前記低濃度第1導電型ベース層の裏面側に形成される前記第2導電型エミッタ層の厚みが、1μm以下10nm以上であることを特徴とする、請求項9から12のいずれかの項に記載の高電圧絶縁ゲート型電力用半導体装置。

【請求項14】
請求項13記載の高電圧絶縁ゲート型電力用半導体装置を製造するに際し、最初に、低濃度第1導電型ベース層の裏面側の第1導電型バッファ層と第2導電型エミッタ層を形成し、その後、前記低濃度第1導電型ベース層の表面側のトレンチおよびMOSトランジスタ構造を含む表面構造を形成することを特徴とする高電圧絶縁ゲート型電力用半導体装置の製造方法。
国際特許分類(IPC)
Fターム
画像

※ 画像をクリックすると拡大します。

JP2014518707thum.jpg
出願権利状態 公開
詳細は、下記「問合せ先」まで直接お問い合わせください。


PAGE TOP

close
close
close
close
close
close
close