TOP > 国内特許検索 > 増幅回路、積分回路、電圧比較回路および電圧時間変換回路

増幅回路、積分回路、電圧比較回路および電圧時間変換回路 コモンズ 新技術説明会

国内特許コード P160012911
掲載日 2016年4月18日
出願番号 特願2015-159016
公開番号 特開2017-038269
出願日 平成27年8月11日(2015.8.11)
公開日 平成29年2月16日(2017.2.16)
発明者
  • 熊本 敏夫
出願人
  • 学校法人大阪産業大学
発明の名称 増幅回路、積分回路、電圧比較回路および電圧時間変換回路 コモンズ 新技術説明会
発明の概要 【課題】回路構成の複雑化および素子数の増加を抑制しつつ増幅器のオフセット電圧の影響を低減することが可能な増幅回路、積分回路、電圧比較回路および電圧時間変換回路を提供する。
【解決手段】増幅器AM1の出力端子O1と増幅器AM2の反転入力端子I3との間にはキャパシタC1が接続される。増幅器AM2の反転入力端子I3と出力端子O2との間にはスイッチSWが接続される。増幅器AM2の非反転入力端子I4には入力電圧Vin3が与えられる。第1の期間には、スイッチS2,S3を通して増幅器AM1の非反転入力端子I1および反転入力端子I2に共通電圧Vcomが与えられ、スイッチSWがオンする。第2の期間には、スイッチS1,S4を通して増幅器AM1の非反転入力端子I1および反転入力端子I2にそれぞれ入力電圧Vin1,Vin2が与えられ、スイッチSWがオフする。
【選択図】図1
従来技術、競合技術の概要


例えば、赤外線アレイセンサ等の各種センサの微弱な信号を読み出すための読み出し回路には、複数の増幅器が用いられる。複数の増幅器を用いた回路では、各増幅器のオフセット電圧が信号の検出精度に大きな影響を与える。そのため、増幅器のオフセット電圧を低減するための技術が開発されている。増幅器のオフセット電圧を低減する技術としては、オートゼロ技術およびチョッピング技術がある。特許文献1には、オートゼロ技術を用いた増幅回路が記載されている。また、特許文献2には、チョッピング技術を用いた演算増幅回路が記載されている。

産業上の利用分野


本発明は、増幅回路、積分回路、電圧比較回路および電圧時間変換回路に関する。

特許請求の範囲 【請求項1】
第1の入力端子、第2の入力端子および第1の出力端子を有し、前記第1の入力端子の電圧と前記第2の入力端子の電圧との差を増幅して前記第1の出力端子に出力する第1の増幅器と、
第3の入力端子、第4の入力端子および第2の出力端子を有し、前記第3の入力端子の電圧と前記第4の入力端子の電圧との差を増幅して前記第2の出力端子に出力する第2の増幅器と、
前記第1の増幅器の前記第1の出力端子と前記第2の増幅器の前記第3の入力端子との間に接続される容量素子と、
前記第1の増幅器の前記第1および第2の入力端子に接続される電圧切り替え手段と、
前記第2の増幅器の前記第3の入力端子と前記第2の出力端子との間に接続されるスイッチ手段とを備え、
前記電圧切り替え手段は、第1の期間において前記第1および第2の入力端子を等電位にし、前記第1の期間に続く第2の期間において前記第1の入力端子に第1の入力電圧を与えるとともに前記第2の入力端子に第2の入力電圧を与えるように構成され、
前記スイッチ手段は、前記第1の期間においてオンし、前記第2の期間においてオフするように構成され、
前記第2の増幅器の前記第4の入力端子には、前記第1および第2の期間において第3の入力電圧が与えられる、増幅回路。

【請求項2】
第1の入力端子、第2の入力端子および第1の出力端子を有し、前記第1の入力端子の電圧と前記第2の入力端子の電圧との差を増幅して前記第1の出力端子に出力する第1の増幅器と、
第3の入力端子、第4の入力端子および第2の出力端子を有し、前記第3の入力端子の電圧と前記第4の入力端子の電圧との差を増幅して前記第2の出力端子に出力する第2の増幅器と、
前記第1の増幅器の前記第1の出力端子と前記第2の増幅器の前記第3の入力端子との間に接続される第1の容量素子と、
前記第1の増幅器の前記第1の出力端子と前記第2の増幅器の前記第2の出力端子との間に接続される第2の容量素子と、
前記第1の増幅器の前記第1および第2の入力端子に接続される電圧切り替え手段と、
前記第2の増幅器の前記第3の入力端子と前記第2の出力端子との間に接続されるスイッチ手段とを備え、
前記電圧切り替え手段は、第1の期間において前記第1および第2の入力端子を等電位にし、前記第1の期間に続く第2の期間において前記第1の入力端子に第1の入力電圧を与えるとともに前記第2の入力端子に第2の入力電圧を与えるように構成され、
前記スイッチ手段は、前記第1の期間においてオンし、前記第2の期間においてオフするように構成され、
前記第2の増幅器の前記第4の入力端子には、前記第1および第2の期間において第3の入力電圧が与えられる、積分回路。

【請求項3】
第1の入力端子、第2の入力端子および第1の出力端子を有し、前記第1の入力端子の電圧と前記第2の入力端子の電圧との差を増幅して前記第1の出力端子に出力する第1の増幅器と、
第3の入力端子、第4の入力端子および第2の出力端子を有し、前記第3の入力端子の電圧と前記第4の入力端子の電圧との差を増幅して前記第2の出力端子に出力する第2の増幅器と、
前記第1の増幅器の前記第1の出力端子と前記第2の増幅器の前記第3の入力端子との間に接続される第1の容量素子と、
前記第1の増幅器の前記第1の出力端子と前記第2の増幅器の前記第2の出力端子との間に接続される第2の容量素子と、
前記第1の増幅器の前記第1および第2の入力端子に接続される電圧切り替え手段と、
前記第2の増幅器の前記第3の入力端子と前記第2の出力端子との間に接続されるスイッチ手段と、
電圧比較器とを備え、
前記電圧切り替え手段は、第1の期間において前記第1および第2の入力端子を等電位にし、前記第1の期間に続く第2の期間において前記第1の入力端子に第1の入力電圧を与えるとともに前記第2の入力端子に第2の入力電圧を与えるように構成され、
前記スイッチ手段は、前記第1の期間においてオンし、前記第2の期間においてオフするように構成され、
前記第2の増幅器の前記第4の入力端子には、前記第1および第2の期間において第3の入力電圧が与えられ、
前記電圧比較器は、前記第2の増幅器の前記第2の出力端子の電圧と第4の入力電圧との比較結果を示す電圧を出力するように構成される、電圧比較回路。

【請求項4】
第1の入力端子、第2の入力端子および第1の出力端子を有し、前記第1の入力端子の電圧と前記第2の入力端子の電圧との差を増幅して前記第1の出力端子に出力する第1の増幅器と、
第3の入力端子、第4の入力端子および第2の出力端子を有し、前記第3の入力端子の電圧と前記第4の入力端子の電圧との差を増幅して前記第2の出力端子に出力する第2の増幅器と、
前記第1の増幅器の前記第1の出力端子と前記第2の増幅器の前記第3の入力端子との間に接続される第1の容量素子と、
前記第1の増幅器の前記第1の出力端子と前記第2の増幅器の前記第2の出力端子との間に接続される第2の容量素子と、
前記第1の増幅器の前記第1および第2の入力端子に接続される電圧切り替え手段と、
第5の入力端子、第6の入力端子および第3の出力端子を有し、前記第5の入力端子の電圧と前記第6の入力端子の電圧との差を増幅して前記第3の出力端子に出力する第3の増幅器と、
前記第3の増幅器の前記第5の入力端子と前記第3の出力端子との間に接続される第1のスイッチ手段と、
第1導電型チャネルトランジスタおよび第2導電型チャネルトランジスタにより構成されるインバータと、
前記第3の増幅器の前記第3の出力端子と前記インバータの入力端子との間に接続される第3の容量素子と、
前記インバータの入力端子と前記インバータの出力端子との間に接続される第2のスイッチ手段と、
前記インバータの前記出力端子の電圧を保持する電圧保持手段とを備え、
前記第3の増幅器の前記第5の入力端子は前記第2の増幅器の前記第3の入力端子に接続され、
前記第3の増幅器の前記第6の入力端子は前記第2の増幅器の出力端子に接続され、
前記電圧切り替え手段は、第1の期間において前記第1および第2の入力端子を等電位にし、前記第1の期間に続く第2の期間において前記第1の入力端子に第1の入力電圧を与えるとともに前記第2の入力端子に第2の入力電圧を与えるように構成され、
前記第1および第2のスイッチ手段は、前記第1の期間においてオンし、前記第2の期間においてオフするように構成され、
前記第2の増幅器の前記第4の入力端子には、前記第1および第2の期間において第3の入力電圧が与えられる、電圧比較回路。

【請求項5】
請求項3または4に記載の電圧比較回路と、
前記電圧比較回路の出力信号が予め定められた論理レベル以上または以下にある期間を測定する測定手段とを備える、電圧時間変換回路。
国際特許分類(IPC)
Fターム
画像

※ 画像をクリックすると拡大します。

JP2015159016thum.jpg
出願権利状態 公開
ライセンスをご希望の方、特許の内容に興味を持たれた方は、下記までご連絡ください。


PAGE TOP

close
close
close
close
close
close
close