TOP > 国内特許検索 > 信号処理装置および信号処理方法

信号処理装置および信号処理方法

国内特許コード P170013732
整理番号 (S2013-0333-N0)
掲載日 2017年3月14日
出願番号 特願2015-502876
出願日 平成26年2月18日(2014.2.18)
国際出願番号 JP2014053813
国際公開番号 WO2014132843
国際出願日 平成26年2月18日(2014.2.18)
国際公開日 平成26年9月4日(2014.9.4)
優先権データ
  • 特願2013-037620 (2013.2.27) JP
発明者
  • 史 又華
  • 戸川 望
  • 柳澤 政生
  • 五十嵐 博昭
出願人
  • 学校法人早稲田大学
発明の名称 信号処理装置および信号処理方法
発明の概要 論理回路における最終的な処理結果を事後的に解析することなく、論理回路の処理の途中段階で、論理回路が正しいタイミングで動作しているか否かを推測できる信号処理装置および信号処理方法を提案する。信号処理装置(1)では、乗算器(4)において処理途中の段階でデータ(D)がクロック信号(CK)に対して既にタイミングがずれていれば、乗算器(4)が想定した時間(この場合、1クロックの周期12[ns])内に演算処理が終了し得ないと推測でき、かくして乗算器(4)における最終的な演算処理結果を事後的に解析することなく、乗算器(4)の演算処理の途中段階で、乗算器(4)が正しいタイミングで動作しているか否かを推測できる。
従来技術、競合技術の概要


例えば、送り側のフリップフロップと受け側のフリップフロップとの間に演算回路が設けられた信号処理装置としては、送り側のフリップフロップから出力されたデータを演算回路にて演算処理した後、受け側のフリップフロップに受け渡す動作が、クロック信号に同期して行われる同期式が知られている。



このような信号処理装置は、クロック信号の立ち上がりに合わせてフリップフロップが動作し得るように設計されており、クロック信号の立ち上がりエッジ後から次の立ち上がりエッジ前までの1周期の間に、送り側のフリップフロップから演算回路を経由して受け側のフリップフロップにデータが受け渡される。



例えばフリップフロップ間に設けられた演算回路におけるクリティカルパスの処理時間が12[ns]である場合には、クロック信号の立ち上がりエッジ後から次の立ち上がりエッジ前までの1クロックの周期が12[ns]以上あれば、送り側のフリップフロップから演算回路を経由して送られたデータを受け側のフリップフロップにて受け取ることができ、演算回路や受け側のフリップフロップにて誤作動が生じることなく、正常な動作を行え得る。



しかしながら、このような信号処理装置でも、演算回路での処理時間が経年劣化等によって長くなってしまう虞もある。この場合、受け側のフリップフロップでは、送り側のフリップフロップから演算回路を経由して送られたデータを受け取るタイミングがクロック信号の立ち上がり時からずれ、その結果、誤ったデータを受け取ってしまい、誤作動が発生してしまう虞がある。



そこで、従来、クロック信号に同期して送り側のフリップフロップから演算回路を経由し受け側のフリップフロップに到達したデータと、これとは別に、クロック信号のクロック周期とは異なるクロック周期に同期させ送り側のフリップフロップから演算回路を経由し受け側のフリップフロップに到達したデータとを比較し、これら2つのデータが不一致のとき、演算回路にてデータの処理時間が長くなりタイミングエラーが生じていると判断するタイミングエラー検出回路が考えられている(例えば、非特許文献1参照)。

産業上の利用分野


本発明は信号処理装置および信号処理方法に関する。

特許請求の範囲 【請求項1】
所定のクロック信号に同期させ所定のタイミングでデータを処理して出力する論理回路から処理途中のデータを取得し、処理途中の段階で該データが前記クロック信号に対してタイミングがずれているか否かを判断するタイミングエラー推測部を備える
ことを特徴とする信号処理装置。

【請求項2】
前記タイミングエラー推測部は、
前記データの立ち上がりから立ち下がり、または立ち下がりから立ち上がりの遷移を検出する遷移検出部と、
前記データの遷移を前記クロック信号の立ち下がり期間中に検出したとき、該データが前記クロック信号に対しタイミングがずれていると推測するエラー判断部と
を備えることを特徴とする請求項1記載の信号処理装置。

【請求項3】
前記データが前記クロック信号に対しタイミングがずれていると推測したとき、前記論理回路に対する前記クロック信号の供給を制御するクロック信号制御部を備える
ことを特徴とする請求項1または2記載の信号処理装置。

【請求項4】
前記タイミングエラー推測部は、
前記論理回路から処理途中のデータを取得する位置に対応して、前記クロック信号の立ち上がりおよび立ち下がりのデューティ比を可変した検出用クロック信号を生成する検出用クロック信号生成部を備え、前記データが前記検出用クロック信号に対してタイミングがずれているか否かを判断する
ことを特徴とする請求項1~3のうちいずれか1項記載の信号処理装置。

【請求項5】
前記検出用クロック信号生成部は、複数の遅延部を備えており、
各前記遅延部は、前記クロック信号を遅延させ、該クロック信号の立ち上がりおよび立ち下がりのデューティ比が異なる前記検出用クロック信号を生成する
ことを特徴とする請求項4記載の信号処理装置。

【請求項6】
複数の前記論理回路により前記データを順番に処理する構成を有しており、
各前記論理回路には前記タイミングエラー推測部が設けられ、各前記タイミングエラー推測部毎に、対応する前記論理回路から処理途中のデータを取得し、処理途中の段階で該データが前記クロック信号に対してタイミングがずれているか否かを判断する
ことを特徴とする請求項1~5のうちいずれか1項記載の信号処理装置。

【請求項7】
複数の前記タイミングエラー推測部のいずれかで、前記論理回路での処理途中の段階で前記データが前記クロック信号に対してタイミングがずれていると推測したとき、複数の前記論理回路全てに対し前記クロック信号の供給を制御させる信号統合判定部を備える
ことを特徴とする請求項6記載の信号処理装置。

【請求項8】
複数の前記タイミングエラー推測部のいずれかで、前記論理回路での処理途中の段階で前記データが前記クロック信号に対してタイミングがずれていると推測したとき、前記タイミングがずれている前記論理回路と、該論理回路の前段の他の論理回路全てとに対し前記クロック信号の供給を制御する信号統合判定部を備える
ことを特徴する請求項6記載の信号処理装置。

【請求項9】
所定のクロック信号に同期させ所定のタイミングでデータを処理して出力する論理回路から処理途中のデータを取得し、タイミングエラー推測部によって、処理途中の段階で該データが前記クロック信号に対してタイミングがずれているか否かを判断する
ことを特徴とする信号処理方法。
国際特許分類(IPC)
Fターム
画像

※ 画像をクリックすると拡大します。

JP2015502876thum.jpg
出願権利状態 公開
技術導入、技術提携、実用化開発(受託研究・共同研究等)のご相談を承っております。お気軽にご連絡ください。


PAGE TOP

close
close
close
close
close
close
close