TOP > 国内特許検索 > 抵抗変化型記憶素子のデータ書き込み装置

抵抗変化型記憶素子のデータ書き込み装置

国内特許コード P170014313
整理番号 (S2014-0524-N0)
掲載日 2017年6月26日
出願番号 特願2016-510401
出願日 平成27年3月24日(2015.3.24)
国際出願番号 JP2015058988
国際公開番号 WO2015147016
国際出願日 平成27年3月24日(2015.3.24)
国際公開日 平成27年10月1日(2015.10.1)
優先権データ
  • 特願2014-060901 (2014.3.24) JP
発明者
  • 羽生 貴弘
  • 鈴木 大輔
  • 夏井 雅典
  • 望月 明
  • 大野 英男
  • 遠藤 哲郎
出願人
  • 国立大学法人東北大学
発明の名称 抵抗変化型記憶素子のデータ書き込み装置
発明の概要 データ書き込み装置(1)は、書き込み対象の書き込みデータ(D)に応じ、MTJ素子(M)を含む一の電流路、または、MTJ素子(M)を含む他の電流路に電流を流し、MTJ素子(M)に書き込みデータ(D)を書き込む書き込み駆動部(20)、MTJ素子(M)への書き込みデータ(D)の書き込みを開始してから、書き込みデータ(D)に応じ、第1接続ノード、または、第2接続ノードの電圧を監視し、この一端の電圧を基に書き込みデータ(D)の書き込みが終了したことを検出し、データの書き込みが終了したことを表す書き込み終了信号(DONE)を供給する書き込み終了検出部(30)、書き込み終了検出部(30)によって供給された書き込み終了信号(DONE)に応答して、MTJ素子(M)への書き込みデータ(D)の書き込みを停止させる書き込み制御部(10)を備える。
従来技術、競合技術の概要


MTJ(Magnetic Tunneling Junction:磁気トンネル接合)素子等の抵抗変化型の記憶素子は、書き込み電流が供給されると、その抵抗状態が変化する。しかし、素子毎に抵抗状態が変化するタイミングにばらつきがある。このため、抵抗変化型の記憶素子へ書き込み電流の供給には、記憶素子の抵抗状態を変化させるために十分な時間が確保される。しかし、この手法は、抵抗変化型の記憶素子の抵抗状態が変化した後も(データが書き込みが完了した後も)、記憶素子に書き込み電流を供給し続けるため、無駄な電力を消費する。



非特許文献1から4には、抵抗変化型の記憶素子へのデータの書き込みの終了を検出する技術が開示されている。非特許文献1から3には、記憶素子に記憶されたデータを間欠的に読み出し、書き込み対象のデータが読み出された場合に書き込みの終了を検出する装置が開示されている。非特許文献4には、抵抗変化型の記憶素子の一端の電圧が、書き込み対象のデータに対応する電圧に変化した場合にデータの書き込みの終了を検出する装置が開示されている。

産業上の利用分野


この発明は、抵抗変化型記憶素子のデータ書き込み装置に関する。

特許請求の範囲 【請求項1】
第1のPMOSトランジスタのドレイン端に第1のNMOSトランジスタのドレイン端が接続され、前記第1のPMOSトランジスタのドレイン端と前記第1のNMOSトランジスタのドレイン端とを接続する第1接続ノードに、抵抗変化型の記憶素子の一方の端が接続され、
第2のNMOSトランジスタのドレイン端に第2のPMOSトランジスタのドレイン端が接続され、前記第2のPMOSトランジスタのドレイン端と前記第2のPMOSトランジスタのドレイン端とを接続する第2接続ノードに前記記憶素子の他方の端が接続され、
書き込み対象のデータに応じ、前記第1のPMOSトランジスタと前記記憶素子と前記第2のNMOSトランジスタを含む電流路、または、前記第2のPMOSトランジスタと前記記憶素子と前記第1のNMOSトランジスタとを含む電流路に電流を流し、前記記憶素子にデータを書き込む書き込み手段と、
前記記憶素子へのデータの書き込みを開始してから、書き込み対象のデータに応じ、前記第1接続ノード、または、前記第2接続ノードの電圧を監視し、この一端の電圧を基に前記データの書き込みが終了したことを検出し、前記データの書き込みが終了したことを表す書き込み終了信号を供給する書き込み終了検出手段と、
前記書き込み終了検出手段によって供給された前記書き込み終了信号に応答して、前記書き込み手段による前記記憶素子への前記データの書き込みを停止させる書き込み制御手段と、を備える、
ことを特徴とする抵抗変化型記憶素子のデータ書き込み装置。

【請求項2】
前記書き込み終了検出手段は、前記記憶素子の一端の電圧が予め設定された閾値を上回ったとき、あるいは下回ったときに前記書き込み終了信号を供給する、
ことを特徴とする請求項1に記載の抵抗変化型記憶素子のデータ書き込み装置。

【請求項3】
前記書き込み終了検出手段は、インバータを備え、
前記インバータは、前記記憶素子の一端の電圧が前記インバータに設定された閾値を上回ったとき、あるいは下回ったときに前記書き込み終了信号を出力する、
ことを特徴とする請求項1または2に記載の抵抗変化型記憶素子のデータ書き込み装置。

【請求項4】
前記書き込み終了検出手段は、
前記書き込み手段により、前記記憶素子に第1のデータが書き込まれて、前記記憶素子が、抵抗が低い状態から高い状態に変化したことにより、前記記憶素子の第1の端の電圧が第1の閾値より小さい値から大きい値に変化したとき、及び、
前記書き込み手段により、前記記憶素子に第2のデータが書き込まれて、前記記憶素子が、抵抗が高い状態から低い状態に変化したことにより、前記記憶素子の第2の端の電圧が第2の閾値より大きい値から小さい値に変化したとき、に前記書き込み終了信号を出力する、
ことを特徴とする請求項1、2または3に記載の抵抗変化型記憶素子のデータ書き込み装置。

【請求項5】
前記書き込み終了検出手段は、
前記書き込み対象のデータに応じて、前記書き込み手段の第1の端の電圧と第2の端の電圧の一方を選択する手段を備える、
ことを特徴とする請求項1から4の何れか1項に記載の抵抗変化型記憶素子のデータ書き込み装置。

【請求項6】
前記書き込み制御手段は、
第1のデータまたは第2のデータの書き込みの要求を受け付ける書き込み要求受付部と、
前記書き込み要求受付部が受け付けた前記第1のデータの書き込みの要求に従って、前記記憶素子への前記第1のデータの書き込みを前記書き込み手段に実行させる第1の書き込み制御部と、
前記書き込み要求受付部が受け付けた前記第2のデータの書き込みの要求に従って、前記記憶素子への前記第2のデータの書き込みを前記書き込み手段に実行させる第2の書き込み制御部と、を備え、
前記第1の書き込み制御部は、前記書き込み終了検出手段から供給された前記第1のデータに対応する書き込み終了信号に応答して、前記書き込み手段による前記記憶素子への前記第1のデータの書き込みを停止させ、
前記第2の書き込み制御部は、前記書き込み終了検出手段から供給された前記第2のデータに対応する書き込み終了信号に応答して、前記書き込み手段による前記記憶素子への前記第2のデータの書き込みを停止させる、
ことを特徴とする請求項1から5の何れか1項に記載の抵抗変化型記憶素子のデータ書き込み装置。

【請求項7】
複数の前記記憶素子が配置され、
前記各記憶素子の端部は、選択用のトランジスタを介して一対のビットラインに接続されており、
前記書き込み手段は、前記一対のビットラインを介して選択された記憶素子に前記書き込み対象のデータを書き込み、
前記書き込み終了検出手段は、前記選択された記憶素子の一端が接続された一方の前記ビットラインの電圧に基づいて、前記データの書き込みが終了したことを検出する、
ことを特徴とする請求項1から6の何れか1項に記載の抵抗変化型記憶素子のデータ書き込み装置。
国際特許分類(IPC)
画像

※ 画像をクリックすると拡大します。

JP2016510401thum.jpg
出願権利状態 公開
ライセンスをご希望の方、特許の内容に興味を持たれた方は、下記「問合せ先」までご連絡ください。


PAGE TOP

close
close
close
close
close
close
close