TOP > 国内特許検索 > 半導体混晶膜の形成方法

半導体混晶膜の形成方法 コモンズ

国内特許コード P020000294
整理番号 U2000P027
掲載日 2003年5月27日
出願番号 特願2000-172876
公開番号 特開2001-351862
登録番号 特許第3378912号
出願日 平成12年6月9日(2000.6.9)
公開日 平成13年12月21日(2001.12.21)
登録日 平成14年12月13日(2002.12.13)
発明者
  • 安田 幸夫
  • 財満 鎭明
  • 酒井 朗
  • 山中 章
  • 中塚 理
出願人
  • 学校法人名古屋大学
発明の名称 半導体混晶膜の形成方法 コモンズ
発明の概要 結晶安定性及び再現性に優れるとともに、膜厚方向において構成成分濃度が連続的に変化してなる半導体混晶膜を形成する新規な方法を提供する。 Si 基板上にGe 薄膜をエピタキシャル成長させることによって堆積させた後、このGe 薄膜上にTi 膜を堆積させる。そして、これらを好ましくは1 .3 ×10-8Pa の真空雰囲気下において、550~700 ℃、30 分間の熱処理を行う。本発明の半導体混晶膜の形成方法は、第1 の半導体材料からなる基板上に、第2 の半導体材料からなる薄膜をエピタキシャル成長によって形成した後、この薄膜上に金属膜を形成し、これらを熱処理することにより、前記第1 の半導体材料からなる基板と前記第2 の半導体材料からなる薄膜との界面に、前記第1 の半導体材料と前記第2 の半導体材料とからなる混晶膜を形成することを特徴とする。本発明の形成方法によれば、超高速デバイスや量子デバイスの基幹構造として好適に用いることのできるSiGe 混晶膜などの半導体混晶膜を、優れた結晶安定性及び再現性の下に極めて簡易な方法で形成することができる。さらには、半導体混晶膜を構成する各成分が膜厚方向において連続的に変化してなる半導体混晶膜をも容易に形成することができる。
従来技術、競合技術の概要 Si デバイスに代わる次世代の半導体素子として期待される超高速デバイスや量子デバイスの基幹構造として、SiGe 混晶膜は有力な候補であり、したがって、このSiGe 混晶膜の形成技術の開発が盛んに行われている。しかしながら、従来におけるこのSiGe 混晶膜の形成技術として確立されているのは、分子線エピタキシャル成長(MBE )法又は化学的気相成長(CVD )法などである。これらの方法においては、供給するSi 及びGe の量を制御することにより混晶膜の組成を制御するものであるため、混晶膜の結晶安定性及び再現性を十分に高めることが困難であった。さらには、Si 濃度及びGe 濃度が膜厚方向で連続的に変化した混晶膜を形成することは困難を極めていた。
産業上の利用分野 この発明は、半導体混晶膜の形成方法に関し、超高速デバイスや量子デバイスの基幹構造として、Si デバイスに代わる次世代の半導体素子であるSiGe 混晶膜などの半導体混晶膜の形成方法に関するものである。
特許請求の範囲 【請求項1】 第1の半導体材料からなる基板上に、第2の半導体材料からなる薄膜をエピタキシャル成長によって形成した後、この薄膜上に金属膜を形成し、これらを熱処理することにより、前記第1の半導体材料、前記第2の半導体材料、及び前記金属膜の構成元素間の相互拡散を通じて、前記第1の半導体材料からなる基板と前記第2の半導体材料からなる薄膜との界面に、前記第1の半導体材料と前記第2の半導体材料とからなる混晶膜を形成することを特徴とする、半導体混晶膜の形成方法。

【請求項2】 前記熱処理は、真空雰囲気中において、400~900℃の温度で1~120分間行うことを特徴とする、請求項1に記載の半導体混晶膜の形成方法。

【請求項3】 前記第1の半導体材料からなる基板がSi基板であり、前記第2の半導体材料からなる薄膜がGe膜であって、前記半導体混晶膜がSiGe混晶膜であることを特徴とする、請求項1又は2に記載の半導体混晶膜の形成方法。

【請求項4】 前記金属膜はTi膜であることを特徴とする、請求項3に記載の半導体混晶膜の形成方法。

【請求項5】 前記熱処理における真空雰囲気は、1.3×10-8Pa以下の圧力であり、前記熱処理における温度が550~700℃であり、前記熱処理における熱処理時間が10~60分であることを特徴とする、請求項4に記載の半導体混晶膜の形成方法。

【請求項6】 前記Ti膜の厚さが、10~200nmであることを特徴とする、請求項4又は5に記載の半導体混晶膜の形成方法。

【請求項7】 前記Ge膜の厚さが、30~600nmであることを特徴とする、請求項6に記載の半導体混晶膜の形成方法。

【請求項8】 前記SiGe混晶膜において、Si濃度が前記Si基板から前記Ge膜へ向かって連続的に減少するとともに、Ge濃度が前記Ge膜から前記Si基板へ向かって連続的に減少することを特徴とする、請求項3~7のいずれか一に記載の半導体混晶膜の形成方法。
産業区分
  • 固体素子
国際特許分類(IPC)
Fターム
画像

※ 画像をクリックすると拡大します。

04270_01SUM.gif
出願権利状態 権利存続中
ライセンスをご希望の方、特許の内容に興味を持たれた方は、問合せボタンを押してください。


PAGE TOP

close
close
close
close
close
close
close