TOP > 国内特許検索 > 半導体装置製造方法

半導体装置製造方法 コモンズ

国内特許コード P03A000589
整理番号 U2000P172
掲載日 2003年8月28日
出願番号 特願2001-011009
公開番号 特開2002-217413
登録番号 特許第3488914号
出願日 平成13年1月19日(2001.1.19)
公開日 平成14年8月2日(2002.8.2)
登録日 平成15年11月7日(2003.11.7)
発明者
  • 安田 幸夫
  • 財満 鎭明
  • 杉本 賢
  • 酒井 朗
出願人
  • 学校法人名古屋大学
発明の名称 半導体装置製造方法 コモンズ
発明の概要 従来よりも膜厚が薄く、貫通転位が無く、且つ表面が原子レベルで平坦な歪緩和シリコンゲルマニウム緩衝層を有する、量産性の優れた半導体装置を製造する方法を提供する。シリコン基板上に、実質上3次元島を発生させない所定のエピタキシャル成長条件において緩衝層であるシリコンゲルマニウム層を形成する工程と、前記シリコンゲルマニウム層上に、実質上3次元島を発生させない所定のエピタキシャル成長条件において被覆層である第1シリコン層を形成する工程と、前記シリコンゲルマニウム層及び第1シリコン層に所定温度における熱処理を施し、前記シリコンゲルマニウム層を格子歪緩和状態にすると共に前記第1シリコン層を引張歪状態にする工程と、前記引張歪第1シリコン層上に、引張歪第2シリコン層を形成する工程と、前記引張歪第2シリコン層上をチャネル層とする電界効果トランジスタを形成する工程とを有する。
従来技術、競合技術の概要 近年、金属-酸化膜-半導体型電界効果トランジスタ(MOSFET)、変調ドープ電界効果トランジスタ(MODFET)等の高速化を図るための手段として、チャネル領域に結晶の歪を導入することによりキャリア移動度を上げる試みが行われてきた。具体的には、シリコン基板上に歪緩和させたシリコンゲルマニウム緩衝層を堆積し、さらに引張歪を有するシリコン層をその上に堆積し、このシリコン層をチャネルとして利用するヘテロ接合電界効果型トランジスタ構造が提案されている。前記歪シリコンチャネル層を形成するためには、貫通転位密度の低い歪緩和シリコンゲルマニウム緩衝層をシリコン基板上に形成する必要があり、従来は、ゲルマニウム組成を徐々に増加させて結晶成長を行って形成された、いわゆる組成傾斜緩衝層が用いられていた。この従来の方法では、組成を徐々に増大させていくことにより段階的に歪緩和を起こし、このとき(111)面上に入る貫通転位を膜の側面に逃がすことにより、膜表面の貫通転位を低減させていた。
産業上の利用分野 半導体装置製造方法、特に、歪シリコンチャネルを有する電界効果トランジスタの製造方法
特許請求の範囲 【請求項1】 シリコン基板上に、ガス材料としてSi、GeH及びBを使用し、成長温度が550℃以下である平坦な表面を有するエピタキシャル成長条件において緩衝層であるシリコンゲルマニウム層を形成する工程と、前記シリコンゲルマニウム層上に、ガス材料としてSiを使用し、成長温度が550℃以下である平坦な表面を有するエピタキシャル成長条件において被覆層である第1シリコン層を形成する工程と、前記シリコンゲルマニウム層及び第1シリコン層に650℃程度における熱処理を施し、前記シリコンゲルマニウム層を格子歪緩和状態にすると共に前記第1シリコン層を引張歪状態にする工程と、前記引張歪第1シリコン層上に、引張歪第2シリコン層を形成する工程と、前記引張歪第2シリコン層上をチャネル層とする電界効果トランジスタを形成する工程とを有することを特徴とする半導体装置製造方法。
【請求項2】 請求項1に記載の半導体装置製造方法において、前記引張歪第2シリコン層上にゲート酸化膜を介してゲート電極を形成する工程と、前記ゲート電極を挟んで、前記引張歪第2シリコン層及び引張歪第1シリコン層においてソース・ドレイン領域を形成する工程とを有することを特徴とする半導体装置製造方法。
【請求項3】 シリコン基板上に、ガス材料としてSi、GeHを使用し、成長温度が550℃以下である平坦な表面を有するエピタキシャル成長条件において緩衝層である第1シリコンゲルマニウム層を形成する工程と、前記第1シリコンゲルマニウム層上に、ガス材料としてSiを使用し、成長温度が550℃以下である平坦な表面を有するエピタキシャル成長条件において被覆層である第1シリコン層を形成する工程と、前記第1シリコンゲルマニウム層及び第1シリコン層に650℃程度における熱処理を施し、前記第1シリコンゲルマニウム層を格子歪緩和状態にすると共に前記第1シリコン層を引張歪状態にする工程と、前記引張歪第1シリコン層上に、引張歪第2シリコン層を形成する工程と、前記引張歪第2シリコン層上に、スペーサ層である無歪み状態の第2ノンドープシリコンゲルマニウム層と、デルタドープアンチモン層と、被覆層である第3ノンドープシリコンゲルマニウム層とから成る、不純物を変調ドーピングしたシリコンゲルマニウム層を形成する工程と、前記不純物を変調ドーピングしたシリコンゲルマニウム層上に、被覆層である第3ノンドープシリコン層を形成する工程と、前記第3ノンドープシリコン層上にゲート酸化膜を形成する工程と、前記ゲート酸化膜を介してゲート電極を形成する工程と、前記ゲート電極を挟んで、前記不純物を変調ドーピングしたシリコンゲルマニウム層、引張歪第2シリコン層及び引張歪第1シリコン層においてソース・ドレイン領域を形成する工程とを有することを特徴とする半導体装置製造方法。
【請求項4】 シリコン基板上に、ガス材料としてSi、GeH及びBを使用し、成長温度が550℃以下である平坦な表面を有するエピタキシャル成長条件においてシリコンゲルマニウム層を形成する工程と、前記シリコンゲルマニウム層上に、ガス材料としてSiを使用し、成長温度が550℃以下である平坦な表面を有するエピタキシャル成長条件において被覆層であるシリコン層を形成する工程と、前記シリコン層上に熱酸化法によりゲート酸化膜である二酸化シリコン層を形成すると共に、前記シリコンゲルマニウム層を歪緩和状態にして歪緩和緩衝層とし、前記シリコン層を引張歪状態にして歪チャネル層とする工程と、前記二酸化シリコン層を介してゲート電極を形成する工程と、前記ゲート電極をはさんで、前記引張歪シリコン層において不純物処理を施すことによりソース・ドレイン領域を形成する工程とを有することを特徴とする半導体装置製造方法。
【請求項5】 請求項1ないし4のいずれか1項に記載の半導体装置製造方法において、前記緩衝層であるシリコンゲルマニウム層のゲルマニウム組成を0.2~1.0とし、膜厚を50~400nmとしたことを特徴とする半導体装置製造方法。
産業区分
  • 固体素子
国際特許分類(IPC)
Fターム
出願権利状態 権利存続中
ライセンスをご希望の方、特許の内容に興味を持たれた方は、問合せボタンを押してください。


PAGE TOP

close
close
close
close
close
close
close