TOP > 国内特許検索 > 歪み半導体単結晶の作製方法

歪み半導体単結晶の作製方法

国内特許コード P04A004609
整理番号 U2002P134
掲載日 2004年8月13日
出願番号 特願2002-355674
公開番号 特開2004-189505
登録番号 特許第3837527号
出願日 平成14年12月6日(2002.12.6)
公開日 平成16年7月8日(2004.7.8)
登録日 平成18年8月11日(2006.8.11)
発明者
  • 宇佐美 徳隆
  • 宇治原 徹
  • 藤原 航三
  • 中嶋 一雄
出願人
  • 国立大学法人東北大学
発明の名称 歪み半導体単結晶の作製方法
発明の概要

【課題】歪み半導体単結晶を簡易かつ低コストで作製する方法を提供する。
【解決手段】格子定数がaである無歪みの半導体単結晶11上に、単結晶状態において前記格子定数aと異なる格子定数bを有するようなアモルファス半導体12を形成する。次いで、半導体単結晶11及びアモルファス半導体12に対して加熱処理を施し、半導体単結晶11及びアモルファス半導体12同士を固相相互拡散により混晶化して、前記格子定数a及び前記格子定数bの中間の格子定数cを有する無歪みの半導体混晶単結晶13を形成する。次いで、半導体混晶単結晶13上にエピタキシャル成長を実施して、前記格子定数cと異なる格子定数dを有する、歪みが印加された半導体単結晶Dを形成する。
【選択図】 なし

従来技術、競合技術の概要
「歪み」は、結晶の対称性やバンド構造を変化させることから、材料の特性を制御する因子として重要である。例えば、絶縁体上に形成された歪みシリコン単結晶膜は、無歪みのシリコン単結晶膜に比較して極めて高い電子移動度及び正孔移動度を有するとともに、寄生容量を低下させることができる。したがって、次世代の金属酸化物半導体(CMOS)のチャネル層としての期待が高まっている。
【0003】
従来のこのような歪みシリコン単結晶膜の作製方法としては、種々の方法が提案されている。例えば、シリコン単結晶基板上にシリコンゲルマニウム単結晶の厚膜をエピタキシャル成長させ、前記シリコンゲルマニウム膜中に酸素イオンを注入するとともに、前記シリコンゲルマニウム膜を熱処理することにより絶縁体化して無歪みのシリコンゲルマニウム層を形成した後、この層上にシリコン単結晶膜をエピタキシャル成長させて、前記シリコン単結晶膜中に歪みを付加する方法が提案されている。
【0004】
さらには、前記シリコンゲルマニウム膜の表面を熱酸化処理することにより絶縁体化して無歪みのシリコンゲルマニウム層を形成し、この層上に前記同様にシリコン単結晶膜をエピタキシャル成長させて、前記シリコン単結晶膜中に歪みを付加する方法が提案されている。
産業上の利用分野
本発明は、高速電子デバイスなどにおける半導体として好適に用いることのできる歪み半導体単結晶の作製方法に関する。
特許請求の範囲 【請求項1】格子定数がaである無歪みの半導体単結晶Aを準備する工程と、
前記半導体単結晶A上に、単結晶状態において前記格子定数aと異なる格子定数bを有するようなアモルファス半導体Bを形成する工程と、
前記半導体単結晶A及び前記アモルファス半導体Bに対して加熱処理を施し、前記アモルファス半導体Bをエピタキシャル成長させるとともに、前記半導体単結晶A及び前記アモルファス半導体B同士を固相相互拡散により混晶化して、前記格子定数a及び前記格子定数bの中間の格子定数cを有する無歪みの半導体混晶単結晶Cを形成する工程と、
前記半導体混晶単結晶C上にエピタキシャル成長を実施して、前記格子定数cと異なる格子定数dを有する、歪みが印加された半導体単結晶Dを形成する工程と、
を具えることを特徴とする、歪み半導体単結晶の作製方法。
【請求項2】前記半導体単結晶Dの歪み量は、前記半導体混晶単結晶C中の組成を制御することによって調整することを特徴とする、請求項1に記載の歪み半導体単結晶の作製方法。
【請求項3】前記半導体単結晶Dの歪み量は、前記半導体混晶単結晶Cの厚さを制御することによって調整することを特徴とする、請求項1又は2に記載の歪み半導体単結晶の作製方法。
【請求項4】前記半導体単結晶Dの歪み量は、前記半導体単結晶A及び前記アモルファス半導体Bの膜厚比を制御することによって調節することを特徴とする、請求項2又は3に記載の歪み半導体単結晶の作製方法。
【請求項5】前記半導体混晶単結晶C中の、前記半導体単結晶A中の元素Eaと前記アモルファス半導体B中の元素Ebにおいて、量比(Eb/Ea+Eb)が0.1~0.9であることを特徴とする、請求項2~4のいずれか一に記載の歪み半導体単結晶の作製方法。
【請求項6】前記加熱処理は、600℃/分以上の昇温速度で実施することを特徴とする、請求項1~5のいずれか一に記載の歪み半導体単結晶の作製方法。
【請求項7】前記加熱処理は、前記半導体混晶単結晶C中の平均組成における固相線より低い温度で実施することを特徴とする、請求項1~6のいずれか一に記載の歪み半導体単結晶の作製方法。
【請求項8】前記加熱処理は、前記半導体混晶単結晶C中の平均組成における固相線より5℃~100℃低い温度で実施することを特徴とする、請求項7に記載の歪み半導体単結晶の作製方法。
【請求項9】前記加熱処理は、前記アモルファス半導体B上に保護膜を形成した後に実施し、前記保護膜は、前記加熱処理後において除去することを特徴とする、請求項1~8のいずれか一に記載の歪み半導体単結晶の作製方法。
【請求項10】前記半導体単結晶Aはシリコンからなり、前記アモルファス半導体Bはゲルマニウムからなり、前記半導体混晶単結晶Cはシリコン及びゲルマニウムからなることを特徴とする、請求項1~9のいずれか一に記載の歪み半導体単結晶の作製方法。
【請求項11】前記半導体単結晶Dはシリコンからなることを特徴とする、請求項10に記載の歪み半導体単結晶の作製方法。
産業区分
  • 処理操作
  • 合金
  • 固体素子
国際特許分類(IPC)
Fターム
出願権利状態 権利存続中
ライセンスをご希望の方、特許の内容に興味を持たれた方は、問合せボタンを押してください。


PAGE TOP

close
close
close
close
close
close
close