TOP > 研究報告検索 > シリコンナノデバイスの場所による乱れの効果

シリコンナノデバイスの場所による乱れの効果

研究報告コード R013000307
掲載日 2003年10月1日
研究者
  • 水田 博
  • 古田 善一
  • 中里 和郎
  • H. Ahmed
研究者所属機関
  • Hitachi Cambridge Laboratory, Hitachi Europe Ltd.
  • Hitachi Cambridge Laboratory, Hitachi Europe Ltd.
  • Hitachi Cambridge Laboratory, Hitachi Europe Ltd.
  • Microelectronics Research Centre, University of Cambridge
研究機関
  • Hitachi Cambridge Laboratory, Hitachi Europe Ltd.
  • Microelectronics Research Centre, University of Cambridge
報告名称 シリコンナノデバイスの場所による乱れの効果
報告概要 結晶シリコンナノワイヤ(c-Si NW)構造において,ランダムに分布したドナーによってもたらされる静電ポテンシャルの乱れが電子アイランドの形成に関与している。この効果を調べるために,我々はランダムなドーパントの分布を考慮して電子分布の数値シミュレーションを行った。長さ400nm,断面積20nm×10nmのc-Si NWについて求めた計算結果の例を図1(a)に示す。電子アイランドが鎖状に並んでおり,擬一次元多重トンネル接合ができている。これらの電子アイランドにランダムなオフセット電荷を置いてオフセット電荷効果を調べた。図1(a)に対応するc-Si NWで得られた閾電圧の分布を図1(b)に示す。オフセット電荷がないときに較べて閾電圧の平均値は約10mV大きい。これは電荷ピン止め効果によるものである。他方poly-Si NWにおいてはシリコンのグレーンと粒界がそれぞれ電子アイランドとトンネル接合として働くと考えられる。グレーンサイズと同じくらいのチャンネル長と幅を持つpoly-Siポイントコンタクトトランジスタを作った。チャンネルの中に粒界はないかあっても少しである(図2(a))。その電気特性を測定すると,as-depositedのpoly-Siではクーロンブロッケードが見られなかったが,酸化をするとそれが現れた(図2(b))。
画像

※ 画像をクリックすると拡大します。

R013000307_01SUM.gif R013000307_02SUM.gif
研究分野
  • 結晶中の局在電子構造
  • 界面の電気的性質一般
  • 固体デバイス
研究制度
  • 戦略的創造研究推進事業 CRESTタイプ、電子・光子等の機能制御/研究代表者 小田 俊理(東京工業大学量子効果エレクトロニクス研究センター)/科学技術振興事業団
研究報告資料
  • 水田 博,古田 善一,中里 和郎,H. Ahmed. Local disorder effects in silicon nanodevices. The Second CREST Symposium on ''Function Evolution of Materials and Devices based on Electron/Photon Related Phenomena'',2001. p.96 - 96.

PAGE TOP