TOP > 研究報告検索 > スマートライフを指向した省電力プロセッサ

スマートライフを指向した省電力プロセッサ

研究報告コード R070000147
整理番号 R070000147
掲載日 2008年4月11日
研究者
  • 佐藤 寿倫
研究者所属機関
報告名称 スマートライフを指向した省電力プロセッサ
報告概要 現在に至る半導体技術の進歩によって,1チップ上に10億個ものトランジスタを集積可能な時代を迎えようとしています。これはコンピュータにおける演算処理資源の増大を意味していますから,1チップスーパーコンピュータの実現が期待されるでしょう。しかしながら一方では,集積度の向上はこれまで顧みる必要の無かった様々な新しい問題を提示しています。それらは,省費電力と信頼性です。省電力を削減しようとする動機としては,これまでは主に携帯機器の動作時間を延長したいという要望が主でした。しかし,集積度が向上するにつれて,卓上のコンピュータ(マイクロプロセッサ)においても,消費電力はもはや無視できないものとなってきました。消費電力を削減する最も有効な方法は電源電圧を下げることです。消費電力は電源電圧のニ乗に比例しますから,極めて有効な方法と言えるでしょう。この電源電圧を下げることにも問題があります。その一つは,閾値電圧を下げることによるリーク電流の増大です。電源電圧を下げるとトランジスタの性能が低下します。これを補うためには閾値電圧と呼ばれるものも下げなければなりません。その結果,リーク電流が増えてしまいます。リーク電流は水道の蛇口からの水漏れのようなものです。使用しないときにも電流が流れてしまう現象で,半導体の性質上取り除くことはできません。つまり,使用時の電力を削減出来る代わりに使用しない時の電力が増えることになるのです。したがって,アダプティブに閾値電圧を変化させるなどのアーキテクチャを検討する必要があると言えます。微細化の進展はハードウエア故障,特に過渡故障の問題を顕在化させています。過渡故障とは,様々な雑音源が間違った結果を引き起こしてしまうランダムな現象です。例えば,宇宙線などによりダイナミック回路の電荷が変化してしまい,間違った結果を引き起こすことがあり得るのです。これをソフトエラーと呼びます。現状ではこのような故障は稀ですが,半導体技術の進展に伴う微細化によって雑音に対するマージンや信頼度が低下しつつあるのみならず,故障による影響度の増大が予測されているのです。世代毎に8%の割合で故障率が増大していると言われています。特に携帯機器は劣悪な環境下で使用させるため,これらの応用領域で利用されるマイクロプロセッサの故障に対する耐性,すなわちフォールトトレランス技術の検討が必要と言えるでしょう。故障は外因に大きく影響されます。例えばペンシルベニア州立大学のあーウィン教授らの実験では,電源電圧を5Vから3Vに下げると故障率が7から8倍に大きくなってしまいました。つまり,省電力と信頼性とはトレードオフの関係にあると言えるのです。両方を同時に改善することはできないのです。故障率を下げるためには電源電圧を上げるべきですが,そうすると消費電力が増大してしまいます。また,使用されてる環境も影響します。例えば,航空機内での故障率は地表での故障率の100倍にもなるとも言われています。つまり,省電力と信頼性とのトレードオフを考慮した,環境に適応するプロセッサアーキテクチャが求められており,それこそが本研究の目的とするものなのです。
この目的を達成するために,わたしは「動的な実行履歴を利用したハードウエア・ソフトウエアを再構築するマイクロプロセッサアーキテクチャ」に関する研究を行ってきました。プロセッサは,アプリケーションプログラムの実行時に,そのプログラムの動作を特徴付ける履歴を獲得し保存します。この動的な実行履歴を利用して,プロセッサはそのプログラムに最適になるように自身を再構成するのです。再構成はプログラムの実行と並行して行われます。最適とは,高性能を意味するだけでなく,消費電力の削減やフォールトトレランス性なども含んでいます。例えば,不要な演算器への電源供給を止める再構成は電力削減につながるでしょう。
画像

※ 画像をクリックすると拡大します。

R070000147_01SUM.gif R070000147_02SUM.gif R070000147_03SUM.gif R070000147_04SUM.gif
研究分野
  • 専用演算制御装置
  • 生産に関する一般問題
関連発表論文 (1) Takamasa Tokunaga, Toshinori Sato, "Profiling with Helper Threads," International Conference on Parallel and Distributed Computing and Networks (PDCN), February 2005.
(2) 佐藤寿倫,”性能低下ゼロを目指した耐過渡故障マイクロプロセッサ,”信学技報CPSY2004-60, pp.73-76, December 2004.
(3) Toshinori Sato, "Exploiting Sub-word Parallelism for Dependable Processors," WSEAS Transactions on Information Science and Applications, issue 6, vol. 1, pp.1051-1056, December 2004.
(4) Toshinori Sato, "Exploiting Sub-word Parallelism for Dependable Processors," 5th Intemational Conference on Automation & Information (ICAI), CD-ROM, November 2004.
(5) Seiichiro Fujii, Toshinori Sato, "Non-Uniform Set Associative Caches for Power-Aware Embeddcd Processors," International Conference on Embedded and Ubiquitous Computing (EUC), pp.217-226, August 2004.
(6) Akihito Sakanaka, Seiichirou Fujii, Toshinori Sato, "A Leakage Energy-Reduction Technique for Highly-Associative Caches in Embedded Systems," ACM SIGARCH Computer Architecture News, vol.32, issue 3, pp.50-54, June 2004.
(7) 藤井誠一郎,千代延昭宏,佐藤寿倫,"データの重要度を利用した省電力キャッシュ,"先進的計算基盤システムシンポジウム(SACSIS),pp.123-124,May2004.
(8) Masaharu Goto, Toshinori Sato, "Leakage Energy Reduction in Register Renaming," lst International Workshop on Embedded Computing Systems (EC) held in conjunction with 24th International Conference on Distributed Computing Systems (ICDCS), pp,890-895, March 2004.
(9) Hidenori Sato, Toshinori Sato, "A Static and Dynamic Energy Reduction Technique for I-Cache and BTB in Embedded Processors," Asia and South Pacific Design Automation Conference (ASP-DAC), pp.831-834, January 2004.
(10) Toshinori Sato, Daisuke Morishita, "A Field-Customizable and Runtime-Adaptable Microarchitecture," 2nd International Conference on Field-Programmable Technology (FPT), pp.328-33l, December 2003.
(11) 森下大輔,佐藤寿倫,"履歴を利用して多数の演算器を有効利用するプロセッサの研究,"第7回システムLSIワークショップ,pp.315-318, November 2003.
(12) Akihito Sakanaka, Toshinori Sato, "A Leakage-Energy-Reduction Technique for High-Associativity Caches in Embedded Systems," Workshop on Memory Access Decoupled Architectures and Related Issues (MEDEA) held in conjunction with 12th International Conference on Parallel Architectures and Compilation Techniques (PACT), pp.51-56, September 2003 .
(13) 藤井誠一郎,坂中昭仁,佐藤寿倫, "参照の局所性を利用したキャッシュメモリのリーク電流削減手法,"第11回電子情報通信学会九州支部学生会講演会,pp.104, September 2003.
(14) 佐藤秀則,藤井誠一郎,佐藤寿倫,"ループキャッシュによる命令キャッシュ及び分岐予測器の電力削減,"第11回電子情報通信学会九州支部学生会講演会,pp.105, September 2003.
(15) 佐藤寿倫,森下大輔,濱田哲也,藤井誠一郎,"履歴に基き適応可能なマイクロアーキテクチャの実現へ向けて," 第1回リコンフィギャラブルシステム研究会,pp.7-13, September 2003 .
(16) Akihito Sakanaka, Toshinori Sato, "Reducing Static Energy of Cache Memories via Prediction-Table-less Way Prediction," 13th International Workshop on Power And Timing Modeling, Optimization and Simulation (PATMOS), pp.530-539, September 2003.
(17) Takenori Koushiro, Toshinori Sato, "An Energy-Efficlent Speculative Chip-Multiprocessor Utilizing Trace-level Value Prediction," 1st Value-Prediction Workshop (VPW1) held in conjunction with 30th International Symposium on Computer Architecture (ISCA), pp.79-85, June 2003.
(18) Toshinori Sato, "Do Embedded Processors Benefit from Adaptability?," 6th International Workshop on Innovative Architecture for Future Generation High-Performance Processors and Systems (IWIA), January 2003. (口頭発表のみ)
研究制度
  • 戦略的創造研究推進事業 さきがけタイプ(旧若手個人研究推進事業を含む)/情報基盤と利用環境
研究報告資料
  • 佐藤 寿倫. スマートライフを指向した省電力プロセッサ. さきがけライブ2004 情報・知能分野 -人間・機械・環境を支える知的情報システムの構築を目指して 講演要旨集 「情報基盤と利用環境」領域 第1期研究者(研究期間2001-2004), 2005. p.43 - 49.

PAGE TOP