TOP > 研究報告検索 > ハードウェアアルゴリズムの高水準設計技術

ハードウェアアルゴリズムの高水準設計技術

研究報告コード R070000151
整理番号 R070000151
掲載日 2008年4月11日
研究者
  • 本間 尚文
研究者所属機関
報告名称 ハードウェアアルゴリズムの高水準設計技術
報告概要 近年、マルチメディア信号処理やセキュリティ情報処理に要求される演算能力は増加の一途をたどっており、多種多様なデータパスの設計が必要とされている。データパスの大部分を占める算術演算回路の性能は、デバイスレベルや論理レベルでの最適化のみならず、算術演算のハードウェアアルゴリズム(算術アルゴリズム)に大きく依存する。今後、VLSIシステムに対する要求の著しい多様化に伴い、最適な算術アルゴリズムを設計する必要性はますます高まると予想される。しかし、現在のEDA(Electronic Design Automation)技術は論理回路の記述や検証を基本として発展しており、算術アルゴリズムの設計に対して十分な設計環境が整っていない。従来のハードウェア記述言語(HDL:Hardware Description Language)では論理式によって回路を記述するため、算術演算を基本とする算術アルゴリズムを直接記述することは難しい。また、2進数系以外の算術アルゴリズムを記述・検証するためには、2値論理信号に基づいた低水準の構造が必要となる。論理式の簡単化に基づく汎用の論理合成では、算術アルゴリズムの自動合成までは原理的に困難である。本研究では、このような設計問題の本質的ブレークスルーのためには、データパス設計を本質的なアルゴリズムレベルで行う新しい設計パラダイムが必須であるとの観点から、算術アルゴリズムの記述・検証・合成技術の開発をおこなった。その中心となる着想が、数系・数式に基づく算術アルゴリズムの表現手法である。提案する表現手法は、①算術アルゴリズムを整数方程式により形式的に記述可能、②非2進数系を含む任意の重み数系を記述可能、③アルゴリズムの正当性を数式処理等により静的に検証可能、④正当性の証明された算術アルゴリズムを従来の論理式に変換可能などの特長を有する。さらに、高信頼な算術アルゴリズムライブラリの構築や、算術アルゴリズムの自動合成への応用が期待できる。
画像

※ 画像をクリックすると拡大します。

R070000151_01SUM.gif R070000151_02SUM.gif R070000151_03SUM.gif R070000151_04SUM.gif R070000151_05SUM.gif
研究分野
  • 計算機システム開発
  • 応用プログラミング言語
  • 演算方式
関連発表論文 (1) Jun Sakiyama, Naofumi Homma, Takafumi Aoki, and Tatsuo Higuchi,“Counter Tree Diagrams: A unified framework for analyzing fast addition algorithms,”IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, Vol. E86-A, No. 12, pp. 3009-3019, December 2003.
(2) Takafumi Aoki, Naofumi Homma, and Tatsuo Higuchi,“Evolutionary synthesis of arithmetic circuit structures,”Artificial Intelligence Review, Kluwer Academic Publishers, Vol. 20, Nos. 3-4, pp. 199-232. December 2003.
(3) Masanori Natsui, Naofumi Homma, Takafumi Aoki, and Tatsuo Higuchi,“Design of multiple-valued logic circuits using graph-based evolutionary synthesis,”Journal of Multiple-Valued Logic and Soft Computing, Vol. 11, Nos. 5-6, pp. 519-544, August 2005.
(4) 本間尚文,崎山淳,若松泰平,青木孝文,樋口龍雄,“Counter Tree Diagramに基づく冗長加算器の系統的設計手法-冗長2進加算器設計の例-,”情報処理学会論文誌,Vol. 45,No. 5, pp.1279-1288, May 2004.
(5) Naofumi Homma, Takafumi Aoki, and Tatsuo Higuchi,“Evolutionary synthesis of circuit structures”, Proc. of 2002 International Symposium on New Paradigm VLSI Computing, pp. 48--51, December 2002.
(6) Naofumi Homma, Takafumi Aoki. Makoto Motegi and Tatsuo Higuchi,“A framework of evolutionary graph generation system and its application to circuit synthesis”, Proc. of the 2003 IEEE International Symposium on Circuits and Systems, pp. V-201--V-204, May 2003.
(7) Naofumi Homma, Masanori Natsui, Takafumi Aoki, and Tatsuo Higuchi,“VLSI circuit design using an object-oriented framework of Evolutionary Graph Generation system,”Proc. of 2003 Congress on Evolutionary Computation, pp. 115--122, December 2003.
(8) Masanori Natsui, Naofumi Homma, Takafumi Aoki, and Tatsuo Higuchi,“Evolutionary Graph Generation system and Its application MOS current mirror synthesis,”Proc. of the 2003 IEEE International Symposium on Intelligent Signal Processing and Communication Systems, pp. 747-752, December 2003.
(9) Naofumi Homma, Masanori Natsui, Takafumi Aoki, and Tatsuo Higuchi,“A gnaph-based approach for synthesizing arithmetic circuits,”Proc. of 13th International Workshop on Post-Binary ULSI Systems, pp. 25-32, May 2004. (招待講演)
(10) Kazuya Ishida, Naofumi Homma, Takafumi Aoki, and Tatsuo Higuchi,“Design and verification of parallel multipliers using Arithmetic description language: ARITH,”Proc. of the 34th IEEE International Symposium on Multiple-Valued Logic, pp. 334-339, May 2004.
(11) Naofumi Homma, Jun Sakiyama, Taihei Wakamatsu, Takafumi Aoki, and Tatsuo Higuchi,“A systematic approach for analyzing fast addition algorithms using Counter Tree Diagrams,”Proc. of the 2003 IEEE International Symposium on Circuits and Systems, pp. V-197-V-200, May 2004.
(12) Naofumi Homma, Takafumi Aoki, and Tatsuo Higuchi,“Multiplier block synthesis using Evolutionary Graph Generation,”The IEEE Computer Society Press in the Proc. of the 2004 NASA/DoD Conference on Evolvable Hardware, pp 79-82, June 2004.
(13) Naofumi Homma, Taihei Wakamatsu, Jun Sakiyama, Takafumi Aoki, and Tatsuo Higuchi,“Counter Tree Diagrams for redundant adder design,”Proc. of the 2004 International Technical Conference on Circuits/Systems, Computers and Communications, pp 6C3L-2-1-6C3L-2-4, July 2004.
(14) Masanori Natsui, Naofumi Homma, Takafumi Aoki, and Tatsuo Higuchi,“Evolutionary Graph Generation system with transmigration capability and Its application to current mirror circuit synthesis,”Proc. of the 2004 International Technical Conference on Circuits/Systems, Computers and Communications, pp 8A2L-3-1─8A2L-3-4, July 2004.
(15) Masanori Natsui, Naofumi Homma, Takafumi Aoki and Tatsuo Higuchi,“Topology-oriented design of analog circuits based on Evolutionary Graph Generation,”Parallel Problem Solving from Nature - PPSN VIII, Lecture Notes in Computer Science 3242, Springer-Verlag, pp. 342-351, September 2004.
(16) Masanori Natsui, Naofumi Homma, Takafumi Aoki and Tatsuo Higuchi,“Topology-oriented design of current mirrors using Evolutionary Graph Generation system,”Proc. of the 12th Synthesis And System Integration of Mixed Information technologies, pp. 78-84, October 2004.
(17) Naofumi Homma, Kazuya Ishida, Takafumi Aoki and Tatsuo Higuchi,“Arithmetic description language and its application to parallel multiplier design,”Proc. of the 12th Synthesis And System Integration of Mixed Information technologies, pp. 319-326, October 2004.
(18) Naofumi Homma, Takafumi Aoki, and Tatsuo Higuchi,“A graph-based representation for analyzing fast addition algorithms,”Proc. of the 7th International Symposium on Representations and Methodology of Future Computing Technologies, pp. 52-57, September 2005.
(19) Naofumi Homma, Yuki Watanabe, Kazuya Ishida, Takafumi Aoki, and Tatsuo Higuchi,“A multiplier module generator based on arithmetic description language,”Proc. of the IP Based SoC Design Conference & Exhibition, December 2005.
(20) 石田一哉,本間尚文,青木孝文,樋口龍雄,“算術アルゴリズム記述言語ARITHによるパイプライン乗算器の形式的検証,”平成15年度電気関係学会東北支部連合大会講演論文集,No.1F9,p.194,August 2003.
(21) 高橋尚徳,本間尚文,青木孝文,樋口龍雄,“VLSIデータパス自動生成システムの構築,”平成15年度電気関係学会東北支部連合大会講演論文集,No.1G13,p.237,August 2003.
(22) 夏井雅典,本間尚文,青木孝文,樋口龍雄,“Evolutionary Graph Generation System and Its Application to Current Mirror Synthesis,”平成15年度電気関係学会東北支部連合大会講演論文集,August 2003.
(23) 崎山淳,本間尚文,若松泰平,青木孝文,樋口龍雄,“Counter Tree Diagramsによる冗長加算器の設計と評価,”多値論理研究ノート第26巻,pp.11-1-11-9,September 2003.
(24) 若松泰平,本間尚文,崎山淳,青木孝文,樋口龍雄,“Counter Tree Diagramに基づく冗長2進加算器の設計,”2004年電子情報通信学会総合大会,A-3-10,p.77 March 2004.
(25) 夏井雅典,本間尚文,青木孝文,樋口龍雄,“進化的グラフ生成手法に基づくカレントミラー回路の合成,”第17回 回路とシステム軽井沢ワークショップ講演論文集,pp.415-420,April 2004.
(26) 渡邉裕樹,石田一哉,本間尚文,青木孝文,樋口龍雄,“算術アルゴリズム記述言語ARITHに基づく並列乗算器の設計と評価,”平成16年度電気関係学会東北支部連合大会,p.261,August 2004.
(27) 若松泰平,本間尚文,崎山淳,青木孝文,樋口龍雄,“冗長加算器の最適設計に関する実験的検討,”多値論理研究ノート/第27回多値論理フォーラム,pp.14-1-14-8,September 2004.
(28) 石田一哉,本間尚文,青木孝文,樋口龍雄,“算術アルゴリズム記述言語を用いた乗算器モジュールジェネレータの構築,”デザインガイア2004~VLSI設計の新しい大地を考える研究会~,pp.169-174,December 2004.
(29) 本間尚文,青木孝文,樋口龍雄,“冗長数系に基づく高速加算器の最適設計,”信学技報,CAS2005-20,pp.31-36,June 2005.
(30) 渡邉裕樹,本間尚文,青木孝文,樋口龍雄,“算術アルゴリズム記述言語ARITHに基づく算術演算回路の形式的設計,”信学技報,CAS2005-21,pp.37-42,June 2005.
(31) 宮本篤志,渡邉裕樹,本間尚文,青木孝文,樋口龍雄,“算術アルゴリズム記述言語ARITHに基づく冗長2進乗算器の形式的設計,”平成17年度電気関係学会東北支部連合大会,p.326,August 2005.
(32) Takafumi Aoki, Naofumi Homma, and Tatsuo Higuchi,“Evolutionary synthesis of arithmetic circuit structures,”Artifrcial Intelligence in Logic Design, Edited by S. N. Yanushkevich, Kluwer Academic Publishers, pp. 39-72, 2004 (Reprinted from AI Review, Vol. 20, Nos. 3-4, 2003).(共著)
研究制度
  • 戦略的創造研究推進事業 さきがけタイプ(旧若手個人研究推進事業を含む)/情報基盤と利用環境
研究報告資料
  • 本間 尚文. ハードウェアアルゴリズムの高水準設計技術. さきがけ研究 研究報告会 「情報基盤と利用環境」領域 第2期研究者(研究期間2002-2005) 講演要旨集, 2005. p.11 - 20.

PAGE TOP