TOP > 研究報告検索 > 独自の命令形式を用いる高性能マイクロプロセッサ

独自の命令形式を用いる高性能マイクロプロセッサ

研究報告コード R070000153
整理番号 R070000153
掲載日 2008年4月11日
研究者
  • 吉瀬 謙二
研究者所属機関
報告名称 独自の命令形式を用いる高性能マイクロプロセッサ
報告概要 動作周波数と並列性の向上により、年率55%という高いプロセッサの性能向上が数十年にわたって維持されてきた。今後も同様の性能向上を維持するためには、10億個を超えるトランジスタという豊富なハードウェア資源を利用して、動作周波数と並列性をバランスよく向上させる努力が必要となる。現在の数GHzという動作周波数は、パイプライン段数を増やすことにより、高々2倍程度にしか向上しない。一方で、命令レベルあるいはスレッドレベルの並列性を利用することで従来の性能向上率を維持するためには、10年後にはサイクル当たり50個の命令を並列に実行する必要がある。Alpha21264プロセッサを搭載するサーバ計算機DS-10Lにおいて汎用アプリケーションを走らせた際の命令レベル並列性は2程度であり、命令レベル並列性50を達成するためには約25倍の並列性を抽出しなければならない。近年、プロセッサ性能の向上を目指してデータ値予測などのさまざまな投機技術による性能向上が報告されている。これらの努力に加えて、命令レベル並列性50を達成するためには、より根本的な所から、その土台を形成する新しいアーキテクチャを検討することが重要な意味を持つ。現在のスーパースカラプロセッサの構成を図1に示す。その主要な要素を大別すると、メモリからデータを取得して必要とするレジスタにデータを供給するメモリデータフロー、分岐命令による命令列の分断を解決しながら必要とされる十分な命令を実行機構に供給する制御フロー、データ授受のタイミングを取りながら高速に処理を進めるレジスタデータフローという3つの領域に分けることができる。命令レベル並列性50を達成するために、分岐予測やキャッシュといった部分的な議論に加えて、これら3つの流れ(フロー)を効率良く扱う新しいプロセッサアーキテクチャを開発することが本研究のねらいである。特に、3つの流れを効率よく処理するために、従来の命令セットの枠組みにとらわれることなく、独自の命令形式を駆使したプロセッサアーキテクチャを検討する。
画像

※ 画像をクリックすると拡大します。

R070000153_01SUM.gif R070000153_02SUM.gif R070000153_03SUM.gif R070000153_04SUM.gif R070000153_05SUM.gif R070000153_06SUM.gif R070000153_07SUM.gif R070000153_08SUM.gif R070000153_09SUM.gif R070000153_10SUM.gif
研究分野
  • 汎用演算制御装置
  • 制御方式
関連発表論文 (1) 吉瀬謙二,片桐孝洋,本多弘樹,弓場敏嗣,「Bimode-Plus分岐予測器の提案」情報処理学会論文誌コンピューティングシステム,Vol.46, No. SIG 7(ACS 10), pp.85-102, 2005年6月
(2) 吉瀬謙二,片桐孝洋,本多弘樹,弓場敏嗣,「simCore/Alpha Functional Simulatorの設計と実装」電子情報通信学会論文誌,Vol. J88-D-I, No. 2, pp.143-154, 2005年2月
(3) 吉瀬謙二,片桐孝洋,本多弘樹,弓場敏嗣,「PCクラスタを用いたN-queens問題の求解」 電子情報通信学会論文誌レター,Vol. J87-D-I, No. 12, pp.1145-1148, 2004年12月
(4) Kenji Kise, Takahiro Katagiri, Hiroki Honda, and Toshitsugu Yuba, 「A Super Instruction-Flow Architecture」 International Symposium on Low-Power and High-Speed Chips (COOL Chips VII), PP. 279-290, April 2004
(5) Kenji Kise, Hiroki Honda, and Toshitsugu Yuba, 「SimAlpha Version 1.0: Simple and Readable Alpha Processor Simulator」 Lecture Note in Computer Science (LNCS), Vol. 2823, pp. 122-136, Springer-Verlag, September 2003
(6) 吉瀬謙二:特集 新世代マイクロプロセッサアーキテクチャ,「タイルプロセッサ」(解説記事),情報処理,Vol. 46. No. 10, pp. 1131-1137, 2005年10月
(7) Kenji Kise, Takahiro Katagiri, Hiroki Honda, and Toshitsugu Yuba, 「Toward A Common Emulation Infrastructure with Large-Scale FPGA」, Workshop on Architecture Research using FPGA Platforms (WARFP2005) , February 2005
(8) Kenji Kise, Takahiro Katagiri, Hiroki Honda, and Toshitsugu Yuba, 「The Bimode++ Branch Predictor」IWIA-2005, IEEE Computer Society Press, January 2005
(9) 吉瀬謙二,片桐孝洋,本田弘樹,弓場敏嗣,「極端な偏りを利用するBimode++分岐予測器の提案」情報処理学会研究報告 2005-ARC-161, pp. 57-62, 2005年1月
(10) Kenji Kise, Takahiro Katagiri, Hiroki Honda, and Toshitsugu Yuba, 「The SimCore/Alpha Functional Simulator」 Workshop on Computer Architecture Education (WCAE-2004) held in conjunction with the ISCA-31, pp. 128-135, June 2004
(11) 吉瀬謙二,片桐孝洋,本多弘樹,弓場敏嗣,「SimCore/Alpha Functional Simulatorの設計と評価」,情報処理学会研究報告 2004-ARC-156, pp. 31-36, 2004年2月
(12) kenji Kise, Takahiro Katagiri, Hiroki Honda, and Toshitsugu Yuba, 「A Super Instruction-Flow Architecture for High Performance and Low Power Processors」 IWIA-2004, IEEE Computer Society Press, January 2004
(13) 吉瀬謙二,片桐孝洋,本多弘樹,弓場敏嗣,「Bimode-Plus分岐予測器の提案」 電子情報通信学会技術研究報告CPSY-2003-10, pp. 25-30, 2003年8月(14) 吉瀬謙二,片桐孝洋,本多弘樹,弓場敏嗣,「制御フローコードを分離するプロセッサアーキテクチャの提案」情報処理学会研究報告2002-ACR-150, pp. 101-106, 2002年11月
(15) 吉瀬謙二,ベンチマークプログラム qn24b version 1.1, 公開日:2004年9月10日
(16) 吉瀬謙二,サイクルレベルパフォーマンスシミュレータSimCore/Alpha RealScalar Version 1.0r1,公開日:2004年5月24日
(17) 吉瀬謙二,機能レベルプロセッサシミュレータ SimCore/Alpha Functional Simulatore Version 2.0r1,公開日:2004年5月11日
(18) Kenji Kise, Takahiro Katagiri, Hiroki Honda, and Toshitsugu Yuba, 「Implementation of a Simple and Readable Processor Simulator」Technical Report UEC-IS-2003-11, Graduate School of Information Systems, The University of Electro-Communications, December 2003
(19) 吉瀬謙二,片桐孝洋,本多弘樹,弓場敏嗣,「SimAlpha-Loaderの実装とクロス開発環境の構築」Technical Report UEC-IS-2003-5, 電気通信大学 大学院情報システム学研究科,2003年6月
(20) 吉瀬謙二,片桐孝洋,本多弘樹,弓場敏嗣,「スカラプロセッサシミュレータの実装と動作検証」Technical Report UEC-IS-2003-4, 電気通信大学 大学院情報システム学研究科,2003年6月
(21) 吉瀬謙二,片桐孝洋,本多弘樹,弓場敏嗣,「高性能プロセッサのための代表的な分岐予測器の実装と評価」Technical Report UEC-IS-2003-2, 電気通信大学 大学院情報システム学研究科,2003年5月
研究制度
  • 戦略的創造研究推進事業 さきがけタイプ(旧若手個人研究推進事業を含む)/情報基盤と利用環境
研究報告資料
  • 吉瀬 謙二. 独自の命令形式を用いる高性能マイクロプロセッサ. さきがけ研究 研究報告会 「情報基盤と利用環境」領域 第2期研究者(研究期間2002-2005) 講演要旨集, 2005. p.31 - 39.

PAGE TOP