TOP > 研究報告検索 > あなたのコンピュータを守ります!~セキュア・マイクロプロセッサの開発~

あなたのコンピュータを守ります!~セキュア・マイクロプロセッサの開発~

研究報告コード R070000156
整理番号 R070000156
掲載日 2008年4月11日
研究者
  • 井上 弘士
研究者所属機関
報告名称 あなたのコンピュータを守ります!~セキュア・マイクロプロセッサの開発~
報告概要 現在、我々はインターネットを利用して世界中の様々な情報に用意にアクセスできる。実際、産業界はもちろんのこと、一般市民の生活においてもインターネットは極めて重要かつ重宝な道具として大きな役割を果たしている。しかしながら、これは、我々のコンピュータがインターネットに接続した瞬間から、目に見えない大多数の悪意ある攻撃の対象と成り得ることを意味する。悪意ある攻撃は、我々の日常生活から社会経済にまで多岐に渡り極めて大きな被害をもたらす。例えば、コンピュータ・ウィルスやワームなどの悪質プログラムは深刻な社会問題を引き起こしており、IPA(Information-Technology Promotion Agency,Japan)の「国内・国外におけるコンピュータウイルス被害状況調査(2004年4月)」によれば、世界で発生したウイルス被害額は2003年で135億ドル(およそ1.5兆円)にもなる。これまでに、データの暗号化やインターネットを介した不正アクセスの検出、ソフトウェアによるウイルス検索など、様々な安全性向上技術に関する研究・開発が進められてきた。そして、これらの多くがアルゴリズム・レベル、ネットワーク・レベル、OSなどのソフトウェア・レベルでの議論であった。しかしながら、例えば、コンピュータ・ウイルスと言えども、それを実行するのはハードウェアである、また、重要な秘密情報を記憶し処理を施すのもプロセッサやメモリといったハードウェアである。これに対し、1970年代初頭に開発されて以来、ハードウェアの代表であるマイクロプロセッサに関する研究開発は高性能化や低コスト化、低消費電力化に焦点が当てられており、安全性の向上を目的とする議論は極めて少ないのが実情であった。そこで本研究では、コンピュータ・システムにおいて実際に処理を行うハードウェア・レベルでの安全確保が「最後の砦になる」と考え、それを実現するハードウェア・アーキテクチャの確立を目指している。特に、コンピュータの核となる(実際にプログラムを実行する)プロセッサとメモリに焦点を当て、安全性を向上するメカニズムの考案、ならびに、その際に生じる性能や消費電力オーバヘッドを最小限にするための枝術を開発する。システムの安全性を向上するには、様々な攻撃からの防衛策を考案するのはもちろんのこと、性能や消費電力も含めたコストとのトレードオフを考慮することが重要となる。高い安全性を確保できる方式を考案したとしても、その実現において極めて高いコストを要する(例えば、プログラム実行時間や消費電力が数倍になるなど)場合には適用することが難しい。そのため、安全対策を施すこと事態が難しくなり、より危険性を高める結果となりかねない。つまり、「如何に低コストで安全性を高めることができるか?」が極めて重要となる。
画像

※ 画像をクリックすると拡大します。

R070000156_01SUM.gif R070000156_02SUM.gif R070000156_03SUM.gif R070000156_04SUM.gif R070000156_05SUM.gif R070000156_06SUM.gif R070000156_07SUM.gif R070000156_08SUM.gif R070000156_09SUM.gif R070000156_10SUM.gif
研究分野
  • データ保護
  • 専用演算制御装置
  • 制御方式
関連発表論文 (1) K. Inoue, "Return Address Protection on Cache Memories," IEICE Trans. On Electronics, Dec. 2006.
(2) Koji Inoue, "Lock and Unlock: A Data Management Algorithm for A Security-Aware Cache," IEEE Internadonal Conference on Electronics, Circuits and Systems, Dec. 2006.
(3) Koji Inoue, Supporting A Dynamic Program Signature: An Intrusion Detection Framework for Microprocessors, IEEE International Conference on Electronics. Circuits and Systems, Dec. 2006.
(4) K. Inoue, "Secure Cache: Run-Time Detection and Prevention of Buffer Overflow Attacks," Proc. of the Asia and South Pacific International Conference on Embedded SoCs, July 2005.
(5) K. Inoue, "Energy-Security Tradeoff in a Secure Cache Architecture Against Buffer Overflow Attacks," ACM Computer Architecture News, vol33, no.1, pp.81-89, Mar. 20O5.
(6) M. M. Uddin, T. Mori, H. Yasuura, and K. Inoue, "Cenerating Secure Session Kyes from Shared Secret Information for Multi-Application IC-card Systems," Proc. of the Asia and South Pacific International Conference on Embedded SoCs, July 2005.
(7) T. Mori, H. Yasuura, and K. Inoue, "A Processor Architecture Protecting Secret Data from Hostile Software," Proc. of the Asia and South Pacific International Conference on Embedded SoCs, July 2005. S. Matsusaka and K. Inoue, "A Cost Effective Spatial Redundancy with Data-Path Partitioning," Proc. of the International Conference on Information Technology and Applicaitons, pp.51-56, July 2005.
(8) 井上弘士,"バッファ・オーバフロー・アタックを動的に検出するセキュア・キャッシュ-安全性と消費エネルギーのトレードオフ-," 先進的計算基盤システムシンポジウム,pp.315-323,May 2004.
(9) K. Inoue, "Next Generation Computer Architecture," 2006 Japan-Ameriea Frontiers of Engineering Symposium. Nov. 2006.
(10) T. Iwasa and K. Inoue, "FPGA Implementation of e Secure Microprocessor," Workshop on Architecture Research using FPGA Platforms, Feb. 2005.
(11) 坂ロ高宏、井上弘士、村上和彰,"キャッシュ・メモリ中の衰退ラインを利用したメモリ整合性検証の高速化," 並列/分散/協調処理に関するサマー・ワークショップ(SWoPP06), 電子情報通信学会技術研究報告,Vol.106,No.198,pp.67-72,2006年8月.
(12) 橋口陽祐、井上弘士、村上和彰,"演算結果再利用による高信頼かつ低消費電力なプロセッサに関する検討," 情報処理学会研究報告,2006・ARC-168,pp.7-12,2006年6月
(13) 井上弘士, "バッファ・オーバフロー検出を目的としたセキュア・キャッシュの性能/消費電力解析," 電子情報通信学会技術研究報告(ICD),Vol. ICD2005-188,pp. 43-48,2005年12月
(14) 井上弘士,岩佐崇史,"実行の振舞いを鍵情報とする不正プログラムの動的検出方式," 並列/分散/協調処理に関するサマー・ワークショップ(SWoPP05), 情報処理学会研究報告2005-ARC-164,pp. 25-30,2005年8月
(15) 松坂茂治,井上弘士,"データパス分割に基づく高信頼プロセッサの提案とその評価," デザインガイア2004, 電子情報通信学会研究報告 VLD2004-49~60,pp. 7-11,2004年12月
(16) 松坂茂治,井上弘士,"データパス分割に基づく空間的冗長性を利用した高信頼プロセッサ," 第3回情報科学技術フォーラム(FIT2004)pp. 273-274,2004年9月
(17) 井上弘士, "不正プログラムの実行防止を目的とするオンチップ・キャッシュ・アーキテクチャ," 並列/分離/協調処理に関するサマー・ワークショップ(SWoPP04) 情報処理学会研究報告 2004-ARC-159,pp. 121-126,2004年8月
(18) 井上弘士,"信頼性・安全性とプロセッサ(解説記事),"情報処理,Vol.46,No.11,通巻489号,2005年11月.
研究制度
  • 戦略的創造研究推進事業 さきがけタイプ(旧若手個人研究推進事業を含む)/情報基盤と利用環境
研究報告資料
  • 井上 弘士. あなたのコンピュータを守ります!~セキュア・マイクロプロセッサの開発~. さきがけ研究 研究報告会 「情報基盤と利用環境」領域 第3期研究者(研究期間2003-2006) 講演要旨集, 2006. p.1 - 10.

PAGE TOP