TOP > 技術シーズ検索 > シリコンナノ結晶の作製方法及びフローティングゲート型メモリキャパシタ構造の作製方法

シリコンナノ結晶の作製方法及びフローティングゲート型メモリキャパシタ構造の作製方法

シーズコード S100003679
掲載日 2010年12月2日
研究者
  • 近藤 博基
  • 安田 幸夫
  • 財満 鎭明
  • 酒井 朗
  • 坂下 満男
  • 内藤 慎哉
  • 佐竹 正城
技術名称 シリコンナノ結晶の作製方法及びフローティングゲート型メモリキャパシタ構造の作製方法
技術概要 最初に、シリコン基板11を準備し、このシリコン基板11の表面部分に熱酸化などの手法を用いて酸化シリコン層12を形成する。次いで、電子線蒸着法などの手法を用いて、シリコン基板11上に酸化シリコン層12を介して膜厚1nm以下のアモルファスシリコン層13を形成する。これによって、高密度かつ微細化されたシリコンナノ結晶を簡易に形成できるようになる。次いで、シリコン基板11を200℃~1000℃、好ましくは400℃~800℃に加熱した状態で、アモルファスシリコン層13をシランガスに暴露する。このとき、シランガスはアモルファスシリコン層13上で熱分解するとともに、熱分解して生成されたシリコン元素がアモルファスシリコン13を核として結晶成長し、シリコンナノ結晶が形成される。シリコンナノ結晶の数密度は1×1012/cm以上まで高密度化されるとともに、10nm以下の大きさまで微細化される。
画像

※ 画像をクリックすると拡大します。

thum_2003-363411.gif
研究分野
  • 薄膜一般
  • 結晶成長技術・装置
  • 半導体集積回路
展開可能なシーズ 高密度かつ微細化されたナノ結晶を作製する技術を確立し、これを利用して実用的な半導体ドットメモリを提供する。
高密度かつ微細化されたナノ結晶を作製することができ、これを利用して実用的な半導体ドットメモリを提供することが可能となる。
用途利用分野 半導体ドットメモリ
出願特許   特許 国際特許分類(IPC)
( 1 ) 学校法人名古屋大学, . 近藤 博基, 安田 幸夫, 財満 鎭明, 酒井 朗, 坂下 満男, 内藤 慎哉, 佐竹 正城, . シリコンナノ結晶の作製方法及びフローティングゲート型メモリキャパシタ構造の作製方法. 特開2005-129708. 2005-05-19
  • H01L  21/8247   
  • H01L  29/788    
  • H01L  29/792    
  • H01L  27/115    
  • C01B  33/027    

PAGE TOP