TOP > 技術シーズ検索 > メモリコントローラ、情報処理システム及びリードアクセス方法

メモリコントローラ、情報処理システム及びリードアクセス方法

シーズコード S100004139
掲載日 2010年12月6日
研究者
  • 宮崎 純
技術名称 メモリコントローラ、情報処理システム及びリードアクセス方法
技術概要 格納部10は、リードアクセスに係る行に属する所定ビット長のデータのそれぞれの読み出し要否を示す情報であるビットマップBMinを受け、これを格納する。列アドレス生成部20は、格納部10に格納されたビットマップBMinを参照し、読み出し要のデータの列アドレスを生成する。列アドレスセレクタ30は、CPUなどから与えられたアドレスADDR中の列アドレス、及び列アドレス生成部20によって生成された列アドレスのいずれか一方を選択し、この選択した列アドレスRを列アドレスバッファ120に与える。制御部40は、CPUによって発行されたリードリクエストコマンドCMDがビットマップBMinによって指示されたデータを要求する命令であったとき、列アドレス生成部20に対して列アドレス生成を指示するとともに、列アドレスセレクタ30に対して列アドレス生成部20によって生成された列アドレスを選択するように指示する。なお、制御部40は、通常のリードリクエストコマンドを受けたときは、列アドレスセレクタ30に対してアドレスADDR中の列アドレスを選択するように指示する。
画像

※ 画像をクリックすると拡大します。

thum_2005-171073.gif
研究分野
  • データ保護
  • 記憶装置
展開可能なシーズ メモリコントローラ内部で読み出し要のデータの列アドレスが生成されるため、データ読み出しの際に逐一メモリコントローラに大量の物理アドレスを指定する必要がなくなり、リードアクセスに係る入力データ量が削減される。また、リードアクセスに係る行における所望のデータのみが出力され、不要なデータの読み出しがなくなる。これにより、メモリ装置のリードアクセスを高速化する。
メモリ装置からのデータ読み出しに関して、メモリコントローラに入力すべきデータ量及びメモリ装置から出力されるデータ量が削減される。これにより、特にメモリモジュールの多重化などを行うことなく、メモリ装置のリードアクセスが高速化される。
用途利用分野 メモリ装置の高速リードアクセス技術
出願特許   特許 国際特許分類(IPC)
( 1 ) 学校法人奈良先端科学技術大学院大学, . 宮崎 純, . メモリコントローラを備えた情報処理システム. 特開2006-344139. 2006-12-21
  • G06F  12/02     
  • G06F  12/00     

PAGE TOP