TOP > 技術シーズ検索 > パリティ回路

パリティ回路

シーズコード S012000031
掲載日 2002年1月29日
研究者
  • 中島 康治
研究者所属機関
  • 東北大学 電気通信研究所
研究機関
  • 東北大学 電気通信研究所
技術名称 パリティ回路
技術概要 この技術は、信号伝送の誤り検出等に使うパリティ回路に関するものあり、パリティ回路の遅延及び素子数を増大させず、かつ、結合係数が入力数に対して指数的に増大しない方法を提供する。実現手段は、入力値(+1か-1)が入力される任意個の入力部を持つ入力層と、出力値(+1か-1)を出力する出力層と、両層間に配され、入出力関係を満足する結合強度を構成する中間層から成る。結合強度を、複数の入出力関係についての結合行列を決定した後に、これら結合行列の各成分について多数決をとることによって+1又は-1の値を決定し、任意の個数と同一(入力の数が奇数の場合)の又はそれより一つ多い数(入力の数が偶数の場合)の行及び列を有し、対角成分を+1とし、各行について+1の個数と-1の個数のうちの一方がその他方よりも多くなるような行列によって構成したことを特徴とするパリティ回路である。
画像

※ 画像をクリックすると拡大します。

S012000031_01SUM.gif
従来技術、競合技術の概要 従来、このようなパリティ回路は、排他的論理和を実現する回路のカスケード接続や論理素子の組み合わせによるカスケード接続によって構成されていた。このようにしてパリティ回路を構成する場合、入力数が増加するとゲート遅延及び素子数が著しく増大するという課題があった。また、多数決素子を用いることで、各種論理回路の構成素子数が少なくなることはよく知られていたが、素子間の結合計数の値が入力数に対して指数的に増大するといわれており、多数決素子による実用的な回路を構成できていなかった。
研究分野
  • ニューロコンピュータ
  • 脳・神経系モデル
  • 論理回路
展開可能なシーズ (1)入力数が多い場合でも構成素子数の増えないパリティ回路
用途利用分野 多数決論理
神経回路網のハードウェア化
パリティ回路
関連発表論文 (1)鈴木康介, 佐藤茂雄, 中島康治. 多入力多数決回路の集積化とその応用. 電子情報通信学会大会講演論文集. vol.2001,エレクトロニクス2,2001,p.125.
(2)鈴木康介, 片山康弘, 佐藤茂雄, 中島康治. CCIを用いた多数決回路による画像処理. 電子情報通信学会技術研究報告. vol.100,no.381(NLP2000 69‐78),2000,p.53‐58.
出願特許   特許 国際特許分類(IPC)
( 1 ) 国立大学法人東北大学, . 中島 康治, . パリティ回路. 特開2000-091925. 2000-03-31
  • H03M  13/00     
  • G06F  11/10     
  • G06F  15/18     

PAGE TOP