TOP > 技術シーズ検索 > 乗算剰余演算器及び情報処理装置

乗算剰余演算器及び情報処理装置

シーズコード S110004954
掲載日 2011年1月4日
研究者
  • 東 邦彦
  • 久門 亨
  • 後藤 敏
  • 池永 剛
技術名称 乗算剰余演算器及び情報処理装置
技術概要 被乗数をA、uとし、乗数をB、Nとし、乗算剰余演算結果をSとしたとき、S=S+A×B+u×Nを算出するための乗算剰余演算器である。複数のビット数q単位で供給される乗数Bの値に応じて被乗数Aまたは0の値を切換えて出力し、ビット数q単位で供給される乗数Nの値に応じて被乗数uまたは0の値を切換えて出力するセレクタ71~74と、セレクタから順次出力される値を用いてA×B+u×Nの演算を実行する桁上げ保存加算器と、桁上げ保存加算器からビット数q単位で出力されるA×B+u×Nの演算結果と、ビット数q単位で供給される過去の演算結果とを加算し、加算結果を乗算剰余演算結果Sとして出力する加算器9とを有する。被乗数Aを保持し、セレクタ71に供給する第1の記憶素子と、被乗数uを保持し、セレクタ72に供給する第2の記憶素子と、乗数Bを保持し、セレクタ73にビット数q単位で供給する第3の記憶素子と、乗数Nを保持し、セレクタ74にビット数q単位で供給する第4の記憶素子と、加算器から出力される乗算剰余演算結果Sを保持し、ビット数q単位で乗算剰余演算結果Sを加算器に供給する第5の記憶素子とをさらに有する。
画像

※ 画像をクリックすると拡大します。

thum_2004-203435.gif
研究分野
  • 論理回路
  • 情報処理一般
展開可能なシーズ 回路規模を増大させることなく演算時間を短縮できる乗算剰余演算器及び情報処理装置を提供する。
この乗算剰余演算器及び情報処理装置は、CSAの処理ビット長をビット数qの値に反比例して短縮できるため、従来の乗算剰余演算器よりも演算時間を短縮できる。また、CSAの処理ビット長を短縮することで、CSAが備えるフリップフロップ数が低減するため、乗算剰余演算器の回路規模が低減する。特に、ビット数qを2または4とすれば、u生成部の回路規模が増大することがないため、回路規模を増大させることなく演算時間を短縮できる。
用途利用分野 パーソナルコンピュータ、PDA、携帯電話
出願特許   特許 国際特許分類(IPC)
( 1 ) ルネサスエレクトロニクス株式会社, 学校法人早稲田大学, . 東 邦彦, 久門 亨, 後藤 敏, 池永 剛, . 乗算剰余演算器及び情報処理装置. 特開2006-023647. 2006-01-26
  • G09C   1/00     
  • G06F   7/72     

PAGE TOP