TOP > 技術シーズ検索 > サンプルホールド回路

サンプルホールド回路

シーズコード S110005077
掲載日 2011年1月4日
研究者
  • 寺田 信行
  • 加藤 正史
  • 荒井 英輔
技術名称 サンプルホールド回路
技術概要 nMOSトランジスタとスイッチを持つn型メモリセルとpMOSトランジスタとスイッチを持つp型メモリセルの2つの相補的なメモリセルを備えた、入力電流の極性に応じて2つのメモリセルを適宜使い分けるサンプルホールド回路である。入力電流の極性により回路はサンプルホールド機能を有し、従来回路より低消費電力であるn型メモリセル、p型メモリセルの片方のみを使用し、その選択のため、入力電流の極性を判別する極性判別器を備える。回路は、nMOSトランジスタM8とスイッチS7、S8、S9を持つn型メモリセル1とpMOSトランジスタM9とスイッチS10、S11、S12を持つp型メモリセル2、極性判別器3、スイッチS13、S14、S15、S16より構成される。n型メモリセル1及びp型メモリセル2は、メモリセルの役割を成し、極性判別器3は入力電流の極性情報を判別し、その結果を基にスイッチS13、S14、S15、S16を制御する。極性の判別が行われるとき、スイッチS13、S15、S7及びS10も閉じる。スイッチS14は開いているため、入力電流IinはnMOSトランジスタM8のみに流れる。
画像

※ 画像をクリックすると拡大します。

thum_2005-032503.gif
研究分野
  • 電子回路一般
  • 半導体集積回路
展開可能なシーズ メモリセルの更なる低消費電力化手法を提供する。
メモリセルでは、入力電流の振幅に依存せず広い入力電流範囲で低消費電力化がなされる。平均消費電力は従来のメモリセルの平均消費電力約41mWに対し、このメモリセルの平均消費電力約1.65mWとなり、大幅な低消費電力化を実現している。この回路はサンプルホールド機能を有し、従来回路より低消費電力である。
用途利用分野 サンプルホールド回路、アナログ信号処理回路
出願特許   特許 国際特許分類(IPC)
( 1 ) 学校法人名古屋工業大学, . 寺田 信行, 加藤 正史, 荒井 英輔, . サンプルホールド回路. 特開2006-221702. 2006-08-24
  • G11C  27/02     
  • G11C  27/00     

PAGE TOP