TOP > 技術シーズ検索 > 半導体集積回路

半導体集積回路

シーズコード S110005903
掲載日 2011年10月5日
研究者
  • 難波 一輝
  • 伊藤 秀男
技術名称 半導体集積回路
技術概要 半導体集積回路は、マスターラッチ及びスレイブラッチをそれぞれ有する四つのフリップフロップFF11、FF12、FF13、FF14と、これらフリップフロップの各々に対応して設けられ、各フリップフロップへの入力を制御する四つのセレクタMUX11、MUX12、MUX13、MUX14と、を有して構成されている。セレクタMUX11、MUX12、MUX13、MUX14の各々は二つの入力端子と一つの出力端子とを有し、いずれのセレクタも入力端子の一方は上流側の論理回路CKT11と電気的に接続されている。第一のセレクタMUX11の入力端子の他の一方は、スキャンテスト信号を入力するための端子であって、スキャンテストの際外部のスキャンテスト信号入力装置と電気的に接続可能となるよう構成されている。なお、各セレクタは二つの入力端子に入力される信号のいずれかを選択して出力するものであって、そのいずれかの信号を選択させるかは接続される電源によって制御される。各フリップフロップはマスターラッチ及びスレイブラッチを有している。
画像

※ 画像をクリックすると拡大します。

thum_2006-553856.gif
研究分野
  • 半導体集積回路
展開可能なシーズ 従来技術では、検査時においていわゆる2パターンテストを行うことができない。2パターンテストは、信号遅延の確認を行う必要から、高機能、高集積化した回路において欠かすことのできない検査である。一方で、他の従来技術では、いわゆる2パターンテストを行うことができるが、テスト用ラッチを各フリップフロップ内に設けなければならず、占有面積の増大をもたらしてしまう。そこで、占有面積の増加を大幅にもたらすことなく、いわゆる2パターンテストが可能となる半導体集積回路を提供する。
占有面積の増加を大幅にもたらすことなく、いわゆる1パターン及び2パターンテストが可能となる半導体集積回路を提供することができる。
用途利用分野 半導体集積回路
出願特許   特許 国際特許分類(IPC)
( 1 ) 国立大学法人 千葉大学, . 難波 一輝, 伊藤 秀男, . 半導体集積回路. . 2008-06-19
  • G01R  31/28     
  • H01L  21/822    
  • H01L  27/04     

PAGE TOP