TOP > 技術シーズ検索 > 3次元集積回路装置及びその製造方法

3次元集積回路装置及びその製造方法

シーズコード S120007882
掲載日 2012年1月16日
研究者
  • 野口 隆
技術名称 3次元集積回路装置及びその製造方法
技術概要 ガラス基板11上に、単結晶もしくは準単結晶の2層の薄膜半導体層13,16が層間絶縁層14を介して積層され、2層の薄膜半導体層13,16は、下層の第1層の薄膜半導体層13と上層の第2層の薄膜半導体層16とが異なる材料であり、2層の薄膜半導体層13,16が、層間絶縁層14に形成された開口内を埋めて形成された、エピタキシャル層15によって接続され、エピタキシャル層15の表面部は、第2層の薄膜半導体層16と同じ材料の層であり、第1層の薄膜半導体層13及び第2層の薄膜半導体層16のうち、1層以上に能動素子Tr21,Tr22が形成されている3次元集積回路装置10を構成する。
画像

※ 画像をクリックすると拡大します。

thum_2010-125040.GIF
研究分野
  • 固体デバイス材料
展開可能なシーズ ガラス基板上に薄膜半導体層を形成した3次元集積回路装置を提供する。
提案する3次元集積回路装置の構成によれば、2層の薄膜半導体層が、単結晶もしくは準単結晶により形成されていることにより、伝導キャリアの移動度を高くすることができるので、薄膜半導体層に形成されたトランジスタ等の能動素子を、高速に動作させることが可能になる。また、ポリシリコン(多結晶シリコン)で薄膜半導体層を形成した、従来提案されている構成と比較して、多結晶シリコンの結晶粒界による、トランジスタ等の能動素子の特性ばらつきを、ほとんどなくすことが可能になる。そして、薄膜半導体層が2層形成されていることにより、それぞれの回路素子や回路素子間の接続部の占める面積を低減することができるため、高密度に回路素子を集積することが可能になる。
用途利用分野 3次元集積回路装置
出願特許   特許 国際特許分類(IPC)
( 1 ) 国立大学法人 琉球大学, . 野口 隆, . 3次元集積回路装置の製造方法. 特開2010-226131. 2010-10-07
  • H01L  29/786    
  • H01L  21/336    
  • H01L  21/20     
  • H01L  21/8234   
  • H01L  27/088    
  • H01L  27/08     

PAGE TOP