TOP > 技術シーズ検索 > 多段論理回路の再構成装置及び再構成方法、論理回路修正装置、並びに再構成可能な多段論理回路

多段論理回路の再構成装置及び再構成方法、論理回路修正装置、並びに再構成可能な多段論理回路

シーズコード S120008412
掲載日 2012年1月25日
研究者
  • 笹尾 勤
技術名称 多段論理回路の再構成装置及び再構成方法、論理回路修正装置、並びに再構成可能な多段論理回路
技術概要 入力変数をXとする目的論理関数f(X)を関数分解して得られる部分関数のLUTが記憶された複数のpq素子(p入力q出力論理関数を実現するメモリ)13が、各部分関数の入出力の接続関係に従って回路的に接続された多段論理回路10において、入力ベクトルbに対する目的論理関数F(X)の出力ベクトルF(b)を無効値に変更する論理変更に伴い、多段論理回路10の再構成を行う多段論理回路の再構成装置1であって、未修正のpq素子13のうち出力側に最も近いpq素子Eから順次選択する素子選択手段3と、pq素子EのLUTの出力ベクトルのうち入力ベクトルbに対する出力ベクトルをcとしたとき、この出力ベクトルcに対応する入力ベクトルが、入力ベクトルb以外にも存在するか否かを検査する対応検査手段4と、pq素子Eを修正済みとするとともに、pq素子EGのLUTにおいて、入力ベクトルbが出力ベクトルcに一対一に対応する場合、入力ベクトルbに対する出力ベクトルcを無効値に書き換える削除修正手段5とを備えた多段論理回路10の再構成装置1である。
画像

※ 画像をクリックすると拡大します。

thum_2008-508466.gif
研究分野
  • 論理回路
  • 固体デバイス計測・試験・信頼性
展開可能なシーズ LUT(ルックアップテーブル)カスケード論理回路と類似のLUT型の再構成可能な論理回路を用いて、回路の論理構成の変更の自由度を維持しつつ、実装面積を縮小することができ、消費電力も小さい論理回路修正装置を提供する。
この多段論理回路の再構成装置によれば、多段論理回路の論理変更に伴う再構成を、短時間に行うことができる。また、再構成処理は少ない計算量で短時間に行うことができ、再構成計算に必要とされるメモリ容量も小さいため、チップ内に専用回路として組み込むことが可能である。
用途利用分野 FPGA、プログラマブル論理回路、マイクロプロセッサ、DSP
出願特許   特許 国際特許分類(IPC)
( 1 ) 国立大学法人九州工業大学, . 笹尾 勤, . 多段論理回路の再構成装置及び再構成方法、論理回路修正装置、並びに再構成可能な多段論理回路. . 2009-08-13
  • G06F   7/00     
  • H03K  19/173    

PAGE TOP