TOP > 技術シーズ検索 > 連想メモリ

連想メモリ

シーズコード S120009332
掲載日 2012年3月29日
研究者
  • 笹尾 勤
技術名称 連想メモリ
技術概要 論理関数fの基本分解表の列複雑度の最大値を、fの「C尺度」という。C尺度が小さい関数は、LUTカスケード(Lookup-table cascade)で効率的に実現可能であり、CAM関数fの無効出力値をドント・ケアで置き換えた簡略化関数gを表すLUT結合論理回路又はPLAを用いることによって、必要なメモリ量を大幅に削減できる。本発明は、CAM関数のこの性質を利用したものである。すなわち、CAM関数fの無効出力をドントケアで置換した簡略化CAM関数gのLUT結合論理回路で構成された簡略化関数演算部と、CAM関数fの逆関数f-1が記憶された補助メモリと、LUT演算手段の出力がCAM関数fの出力に一致するか判定する一致判定手段とを備え、LUT演算手段は、入力データに対し簡略化CAM関数gの演算値(仮インデックス値)を出力し、補助メモリは、仮インデックス値が入力されるとそれに対しする逆関数f-1の値を出力し、判定手段は、入力データと逆関数f-1の値とを比較して、両者が一致する場合はLUT演算手段の出力値を出力し、それ以外の場合は無効信号を出力する。
画像

※ 画像をクリックすると拡大します。

thum_2008-510867.gif
研究分野
  • 記憶方式
展開可能なシーズ 通常のメモリは、与えられたインデックス(アドレス)に対して、そのアドレスに格納されている登録データを生成するのにたいし、本発明の連想メモリ(CAM:内容検査メモリ)は、与えられた検索(入力)データに対して、それを格納するCAMのインデックス(アドレス)を生成するものである。従来のCAMは、RAMに比べて、並列に検索可能であるため高速であるが、デバイスの構成は複雑となり、1ビットあたりのコストは、RAMの10~30倍になる。また、すべてのCAMセルを同時にアクセスするため、1ビットあたりの消費電力は、RAMの50倍になる。本発明では、検索の高速性を維持しつつも、消費電力を抑え且つデバイスの構造を簡単化して小さい実装面積で実装可能な連想メモリ(CAM)を提供することを目的とする。
本発明によれば、検索の高速性を維持しつつ、消費電力を抑え且つデバイスの構造を簡単化して小さい実装面積で実装可能な連想メモリを提供することができる。
用途利用分野 連想メモリ、ルータ、キャッシュメモリ、ニューラルネットーク、パターンマッチングシステム
出願特許   特許 国際特許分類(IPC)
( 1 ) 国立大学法人九州工業大学, . 笹尾 勤, . 連想メモリ. . 2009-08-27
  • G11C  15/04     

PAGE TOP