TOP > 技術シーズ検索 > 半導体素子形成法

半導体素子形成法

シーズコード S090003700
掲載日 2010年3月30日
研究者
  • 鮫島 俊之
技術名称 半導体素子形成法
技術概要 トランジスタ回路作製に必要な、半導体層を含む単層あるいは複数の層からなる膜構造を、それらを支持する基体から剥離し、耐熱性の低い基板などに転写する。そのために、剥離層20を、膜構造30と基体10との間に設け、膜構造30を形成した後に、剥離層20を除去することにより、膜構造30を、それを支持する基体10から剥離する。
画像

※ 画像をクリックすると拡大します。

S090003700_01SUM.gif
研究分野
  • 固体デバイス製造技術一般
  • 薄膜一般
展開可能なシーズ 従来のシリコントランジスタ作製プロセス技術は、およそ1000℃の高温の熱処理技術を基本としているために、耐熱性の低い基板上に形成された半導体薄膜へトランジスタ等を作製する場合には適用出来ないという問題点があった。そこで、良好な特性の半導体素子及びその回路を簡単な工程、低温且つ高精度に基体上に形成することを可能にする。
良好な特性のトランジスタ回路を、プラスチック等の耐熱性の低い基板上に形成可能にする。また、大画面ディスプレイの駆動回路等のための薄膜トランジスタへの応用が期待できる。
用途利用分野 バイポーラトランジスタ、MOS型トランジスタ、薄膜トランジスタ
出願特許   特許 国際特許分類(IPC)
( 1 ) 学校法人東京農工大学, . 鮫島 俊之, . 半導体素子形成法. 特開平11-097357. 1999-04-09
  • H01L  21/205    
  • H01L  21/20     
  • H01L  21/203    
  • H01L  21/302    
  • H01L  21/306    
  • H01L  21/336    
  • H01L  27/12     
  • H01L  29/786    
  • H01L  31/04     

PAGE TOP