

(12) 特許協力条約に基づいて公開された国際出願

(19) 世界知的所有権機関
国際事務局



(43) 国際公開日
2007年6月7日 (07.06.2007)

PCT

(10) 国際公開番号
WO 2007/063924 A1

(51) 国際特許分類:
G01R 31/3183 (2006.01)

ディー (SYSTEM JD CO., LTD.) [JP/JP]; 〒8140001 福岡県福岡市早良区百道浜三丁目 8 番 3 3 号 Fukuoka (JP).

(21) 国際出願番号: PCT/JP2006/323862

(22) 国際出願日: 2006年11月29日 (29.11.2006)

(25) 国際出願の言語: 日本語

(26) 国際公開の言語: 日本語

(30) 優先権データ:

特願 2005-346613
2005年11月30日 (30.11.2005) JP

(71) 出願人 (米国を除く全ての指定国について): 独立行政法人 科学技術振興機構 (JAPAN SCIENCE AND TECHNOLOGY AGENCY) [JP/JP]; 〒3320012 埼玉県川口市本町四丁目1番8号 Saitama (JP). 国立大学法人九州工業大学 (KYUSHU INSTITUTE OF TECHNOLOGY) [JP/JP]; 〒8048550 福岡県北九州市戸畠区仙水町1番1号 Fukuoka (JP). 株式会社システム・ジェイ


(72) 発明者; および

(75) 発明者/出願人 (米国についてのみ): 温 晓青 (WEN, Xiaoqing) [CN/JP]; 〒8208502 福岡県飯塚市大字川津 680 番地の 4 号 国立大学法人九州工業大学内 Fukuoka (JP). 梶原 誠司 (KAJIHARA, Seiji) [JP/JP]; 〒8208502 福岡県飯塚市大字川津 680 番地の 4 号 国立大学法人九州工業大学内 Fukuoka (JP). 宮瀬 幸平 (MIYASE, Kohei) [JP/JP]; 〒8140012 福岡県福岡市早良区昭代一丁目 6 番 27-402 号 Fukuoka (JP). 皆本 義弘 (MINAMOTO, Yoshihiro) [JP/JP]; 〒8070843 福岡県北九州市八幡西区三ヶ森二丁目 8 番 18-403 号 Fukuoka (JP). 伊達 博 (DATE, Hiroshi) [JP/JP]; 〒8140001 福岡県福岡市早良区百道浜三丁目 8 番 3 3 号 株式会社システム・ジェイディー内 Fukuoka (JP).

[続葉有]

(54) Title: CONVERSION DEVICE, CONVERSION METHOD, PROGRAM, AND RECORDING MEDIUM

(54) 発明の名称: 変換装置、変換方法、プログラム、及び、記録媒体



- 400 CONVERSION DEVICE
402 SETTING UNIT
406 CANDIDATE BIT SPECIFICATION UNIT
408 DON'T-CARE BIT SPECIFICATION UNIT
404 LOGIC VALUE DECISION UNIT
410 DON'T-CARE BIT ID ASSIGNMENT UNIT
412 LOGIC VALUE DECISION PROCESSING UNIT
414 LOGIC VALUE ASSIGNMENT PROCESSING UNIT
416 INITIAL TEXT VECTOR SET: Tint
418 TEXT CUBE SET: Tx
420 FINAL TEXT VECTOR SET: Tfint

(57) Abstract: Provided are a conversion device and others for converting a test vector set so as to reduce a difference in logic values generated before and after a scan capture for output of a scan cell contained in a full scan sequence circuit. The conversion device (400) converts a test vector set corresponding to the full scan sequence circuit. The conversion device (400) includes: a setting unit (402) for setting a candidate bit which may be set to a don't-care bit according to a predetermined restriction condition based on I/O relationship in a logic circuit and a fixed bit which may not be set to a don't-care bit in order to specify the don't-care bit which may be set to don't-care bit from each test vector of the test vector set; and a logic value decision unit (404) for deciding the logic value to the don't-care bit by considering the relationship between a plurality of bit pairs for a test cube containing the don't-care bit identified by the setting unit (402).

[続葉有]

WO 2007/063924 A1



- (74) 代理人: 羽立 幸司 (HADATE, Koji); 〒8140001 福岡県福岡市早良区百道浜三丁目8番33号 福岡システムLSI総合開発センター505号 Fukuoka (JP).
- (81) 指定国(表示のない限り、全ての種類の国内保護が可能): AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LV, LY, MA, MD, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
- (84) 指定国(表示のない限り、全ての種類の広域保護が可能): ARIPO (BW, GH, GM, KE, LS, MW, MZ, NA, SD,

SL, SZ, TZ, UG, ZM, ZW), ヨーラシア (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM), ヨーロッパ (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).

規則4.17に規定する申立て:

- 発明者である旨の申立て (規則 4.17(iv))

添付公開書類:

- 国際調査報告書

2文字コード及び他の略語については、定期発行される各PCTガゼットの巻頭に掲載されている「コードと略語のガイダンスノート」を参照。

-
- (57) 要約: フルスキャン順序回路に含まれるスキャンセルの出力について、スキャンキャプチャの前後において発生する論理値の相違が低減されるようにテストベクトル集合の変換を行う変換装置等を提供する。フルスキャン順序回路に対するテストベクトル集合を変換する変換装置400であって、テストベクトル集合の各テストベクトルからドントケアとできるドントケアビットを特定するために、所定の制約条件であって論理回路における入出力関係に基づく条件によりドントケアビットにてもよい候補ビット、及び、ドントケアビットにしてはならない固定ビットを設定する設定部402と、前記設定部402により特定されたドントケアビットを含むテストキューブに対して、複数のピットペア間の関係を考慮して、論理値をドントケアビットに決定する論理値決定部404とを備える。

明細書

変換装置、変換方法、プログラム、及び、記録媒体

技術分野

[0001] 本発明は、変換装置、変換方法、プログラム、及び、記録媒体に関し、特に、論理回路に対するテストベクトル集合を変換する変換装置等に関する。

背景技術

[0002] 図14に示すように、半導体論理回路は、設計、製造、テストの三段階を経て出荷される。ここで、テストとは、製造された半導体論理回路に対してテストベクトルを印加し、半導体論理回路からテスト応答を観測し、それを期待テスト応答と比較して良品、不良品の判別を行う。その良品率を歩留りと呼び、歩留りは半導体論理回路の品質、信頼性及び製造コストを大きく左右する。

[0003] 一般に、半導体論理回路は主に順序回路である。順序回路は、アンド(AND)ゲート、 NAND(NAND)ゲート、オア(OR)ゲート、ノア(NOR)ゲート等の論理素子からなる組合せ回路部と、回路の内部状態を記憶するフリップフロップとよりなる。この場合、組合せ回路部は、外部入力線(PI)、フリップフロップの出力線である擬似外部入力線(PPI)、外部出力線(PO)、フリップフロップの入力線である擬似外部出力線(PPO)を有する。組合せ回路部への入力は、外部入力線より直接与えられるものと、擬似外部入力線を介して与えられるものからなる。また、組合せ回路部からの出力は、外部出力線に直接現れるものと、擬似外部出力線に現れるものからなる。

[0004] 順序回路の組合せ回路部をテストするために、組合せ回路部の外部入力線と擬似外部入力線から所要のテストベクトルを印加し、組合せ回路部の外部出力線と擬似外部出力線からテスト応答を観測する必要がある。1つのテストベクトルは、外部入力線と擬似外部入力線に対応するビットからなる。また、1つのテスト応答は、外部出力線と擬似外部出力線に対応するビットからなる。

[0005] しかし、順序回路のフリップフロップの出力線(擬似外部入力線)と入力線(擬似外部出力線)は一般に外部より直接アクセスできない。従って、組合せ回路部をテストするためには、擬似外部入力線の可制御性及び擬似外部出力線の可観測性に問

題がある。

- [0006] 上述の組合せ回路部のテストにおける可制御性及び可観測性の問題を解決する主な手法として、フルスキャン設計がある。フルスキャン設計とは、フリップフロップをスキャンフリップフロップに置き換えた上で、それらを用いて1本または複数本のスキャンチェーンを形成することである。スキャンフリップフロップの動作はスキャンインネーブル(SE)信号線で制御される。例えば、SE=0のとき、従来のフリップフロップと同じ動作をし、クロックパルスが与えられると、組合せ回路部からの値でスキャンフリップフロップの出力値が更新され、また、SE=1のとき、同じスキャンチェーンにある他のスキャンフリップフロップと1つのシフトレジスタを形成し、クロックパルスが与えられると、外部から新しい値がスキャンフリップフロップにシフトインされると同時に、スキャンフリップフロップに現存の値が外部へシフトアウトされる。一般に、同じスキャンチェーンにあるスキャンフリップフロップは同じスキャンインネーブル(SE)信号線を共有するが、異なるスキャンチェーンのスキャンインネーブル(SE)信号線は同一の場合もあれば異なる場合もある。
- [0007] フルスキャン順序回路の組合せ回路部のテストはスキャンシフトとスキャンキャプチャを繰り返すことによって行われる。スキャンシフトは、スキャンインネーブル(SE)信号が論理値1にされているシフトモードで行われる。シフトモードにおいては、1つまたは複数のクロックパルスが与えられ、外部から1つまたは複数の新しい値がスキャンチェーン内のスキャンフリップフロップにシフトインされる。また、それと同時に、そのスキャンチェーン内のスキャンフリップフロップに現存の1つまたは複数の値が外部へシフトアウトされる。スキャンキャプチャは、スキャンインネーブル(SE)信号が論理値0にされているキャプチャモードで行われる。キャプチャモードにおいては、1つのスキャンチェーンにあるすべてのスキャンフリップフロップに同時に1つのクロックパルスが与えられ、組合せ回路部の擬似外部出力線の値がすべてのスキャンフリップフロップに取り込まれる。
- [0008] スキャンシフトは、擬似外部入力線を介して組合せ回路部へテストベクトルを印加するためと、擬似外部出力線を介して組合せ回路部からテスト応答を観測するために用いられる。また、スキャンキャプチャは、組合せ回路部のテスト応答をスキャンフ

ップフロップに取り込むために用いられる。すべてのテストベクトルに対して、スキャンシフトとスキャンキャプチャを繰り返すことによって、組合せ回路部をテストすることができる。このようなテスト方式はスキャンテスト方式という。

- [0009] スキャンテスト方式では、組合せ回路部へのテストベクトルの印加は、外部入力から直接行われる部分と、スキャンシフトによって行われる部分とがある。スキャンシフトによって、任意の論理値を任意のスキャンフリップフロップに設定することができるので、擬似外部入力線の可制御性の問題が解決される。組合せ回路部からのテスト応答の観測は、外部出力から直接行われる部分と、スキャンシフトによって行われる部分とがある。スキャンシフトによって、任意のスキャンフリップフロップの出力値を観測することができるために、擬似外部出力線の可観測性の問題が解決される。このように、スキャンテスト方式においては、自動テストパターン生成(ATPG)プログラムを用いてテストベクトル及び期待テスト応答を求めるだけで十分である。
- [0010] 上述のスキャンテスト方式が有効性を有しているにもかかわらず、通常動作時よりテスト時の消費電力が非常に大きいという問題点が存在する。半導体論理回路がCMOS回路で構成されれば、消費電力としては、漏れ電流による静的消費電力と、論理ゲートやフリップフロップのスイッチング動作による動的消費電力とがある。さらに、後者の動的消費電力は、シフト操作時におけるシフト消費電力と、キャプチャ操作時におけるキャプチャ消費電力とがある。
- [0011] 1つのテストベクトルに対して、スキャンシフト時に与えられるクロックパルスの数は一般に多い。例えば、あるスキャンチェーン内のすべてのスキャンフリップフロップに新しい値を設定するために、最大の場合にスキャンフリップフロップ個数分のクロックパルスを与える必要がある。このため、シフト消費電力が大きくなり、過度な発熱を引き起こすことがある。それによって、半導体論理回路装置を損壊する恐れがある。シフト消費電力の低減手法が盛んに研究されている。
- [0012] 一方、1つのテストベクトルに対して、スキャンキャプチャ時に必要なクロックパルスの数は一般に1つのスキャンチェーンにつき1つである。そのため、スキャンキャプチャ消費電力による発熱は問題にならない。しかし、キャプチャモードにおいて、擬似外部出力線に現れる組合せ回路部のテスト応答がスキャンフリップフロップに取り込

まれるとき、テスト応答値とスキャンフリップフロップの現在値が異なれば、対応するスキャンフリップフロップの出力値が変化する。このような出力変化スキャンフリップフロップの数が多ければ、論理ゲートとスキャンフリップフロップのスイッチング動作によつて、電源電圧が一時的に低下する。この現象はIR(I:電流、R:抵抗)ドロップ現象とも呼ばれる。IRドロップ現象により回路が誤動作し、誤ったテスト応答値がスキャンフリップフロップに取り込まれることがある。これによって、通常時には正常に動作できる半導体論理回路は、テスト時に不良品として判定されてしまうという誤テストが発生する。その結果として、歩留りが低下する。特に、半導体論理回路が超大規模化、超微細化、低電源電圧化した場合、誤テストによる歩留り低下は顕著である。従って、キャプチャ消費電力の低減が必要である。

- [0013] テスト時に单一クロック信号を用いる場合には、クロックゲーティング手法を用いてスキャンキャプチャ消費電力を低減することができるが、半導体論理回路の物理設計への影響が大きい。また、テスト時に多重クロック信号を用いる場合には、ワンホット手法もしくは多重クロック手法でスキャンキャプチャ消費電力を低減することができるが、前者はテストデータ量が著しく増大し、後者はテストベクトル生成に膨大なメモリ消費が必要になるなどATPGへの負担が大きい。従って、スキャンキャプチャ消費電力の低減においては、物理設計への影響、テストデータ量の増加、及びATPGへの負担が小さい手法が望ましい。
- [0014] 他方、ドントケアビットを有するテストキューブはATPGプログラムによるテストベクトルの生成過程で現れることが多い。これに対して、論理ビット(論理値0又は論理値1を持つビット)のみを含み、ドントケアビットを含まないテスト入力をテストベクトルと呼ばれる。また、ドントケアビットを有しないテストベクトルの集合が与えられる場合、その集合の故障検出率を変えずに、一部のテストベクトルの一部ビットをドントケアビットにすることができる。つまり、ドントケアビット特定プログラムによってテストキューブを得ることもできる。テストキューブが存在する原因是、フルスキャン順序回路の組合せ回路部内の1つ又は複数の対象故障を検出するために、外部入力線と擬似外部入力線における一部のビットに必要な論理値を設定すれば十分であることが多いからである。その残りのビットに0を設定しても1を設定しても、その対象故障の検出に影響を与

えないため、そのようなビットはその対象故障にとってドントケアビットになる。

- [0015] 非特許文献1から3はドントケアビットを有しないテストベクトルの集合に対して、その集合の故障検出率を変えずに、一部のテストベクトルの一部ビットをドントケアビットにする技術である。
- [0016] 非特許文献1では、テストベクトルごとにドントケアビットを特定するため、Bit-Stripingという各ビットに対して順番にドントケアビットになれるかどうかのチェックを行う手法を使っている。この手法では、テストベクトル間の相関関係を完全に無視している。また、この手法は、ビット数に比例して処理時間が長くなる欠点もある。
- [0017] 非特許文献2では、XIDと呼ばれる手法に基づきドントケアビットを識別する。非特許文献1の技術と異なって、XID手法はテストベクトルごとではなく、与えられるテストベクトル集合内の全てのテストベクトルに対して同時に処理する。具体的には、まず各テストベクトルでしか検出できない故障(必須故障と呼ぶ)を求める。次に、全ての必須故障を検出するために必要な論理値設定をATPGの含意操作と論理正当化の手法を応用して求める。その結果、その他の論理ビットをドントケアビットにする。この方法では、全部の入力ビットについてシミュレーションを行なうわけではないため、実行時間においては前述の非特許文献1で提案された手法よりも効率的で高速である。しかし、このドントケアビット手法は制限条件を受けていない。つまり、この手法では、どの論理ビットもドントケアビットにされる可能性がある。
- [0018] 非特許文献3では、前述の非特許文献2の技術と同様、テストベクトルごとではなく、与えられるテストベクトル集合内の全てのテストベクトルに対して同時に処理する。前述の非特許文献2の技術との違いは、どの論理ビットもドントケアビットにされることを許さず、一部の論理ビット(候補ビットと呼ぶ)のみからドントケアビットを特定することにある。候補ビット以外の論理ビット(固定ビットと呼ぶ)からはドントケアビットを特定しない。非特許文献3では、候補ビットと固定ビットからなる制約条件のもとでドントケアビットを特定する。前述の非特許文献2と同様で高速である他、所定の目的を達成するための効率的なドントケアビット特定を行うことができる。明らかに、このような目標達成効率は特定されたドントケアビットの位置に関わるため、候補ビットと固定ビットからなる制約条件を目標に合わせて設定することが大事である。

- [0019] ドントケアビットを有するテストキューブはあくまでドントケアビットを有しないテストベクトルを生成する過程で現れる中間物である。このため、テストキューブ内のドントケアビットに最終的には論理値0または論理値1を埋め込む必要がある。その埋め込みに際しては、何らかの目的を達成するために必要な論理値(0又は1)をドントケアビットに決定することが一般的に行われる。非特許文献4はスキャンキャップチャ消費電力の低減を目的として、テストキューブのドントケアビットに論理値を決定する技術である。
- [0020] 非特許文献4では、フルスキャン順序回路の組合せ回路部において、様々な手法で得られたドントケアビットを含むテストキューブに対して、3値(論理値0, 論理値1, 及びドントケアを表すX)シミュレーションを行い、そのテストキューブに対するテスト応答をまず求める。次に、擬似入力線ビットと擬似出力線ビットからなるビットペアを、擬似入力線ビットにのみドントケアがあるタイプAビットペア、擬似出力線ビットにのみドントケアがあるタイプBビットペア、及び、擬似入力線ビットと擬似出力線ビットの両方にドントケアがあるタイプCビットペアに分類する。更に、これらのビットペアを順番に1つずつ処理していく。その処理において、タイプAビットペアの場合、擬似入力線ビットのドントケアビットに対応する擬似出力線ビットの論理値を割り当てることにし、タイプBビットペアの場合、擬似出力線ビットのドントケアビットに対応する擬似入力線ビットの論理値が現れるように、正当化操作を行って、テストキューブ内のドントケアビットの論理値を決めることにし、タイプCビットペアの場合、擬似入力線ビットと擬似出力線ビットの両方にあるドントケアビットに同じ論理値(0又は1)が現れるように、擬似入力線に対する論理値の割り当てと擬似出力線に対する正当化操作を行って、テストキューブ内のドントケアビットの論理値を決めることにする。明らかに、非特許文献4の埋め込み技術の特徴は、テストキューブのドントケアビットに論理値を決める際、1つの擬似入力線ビットと1つの擬似出力線ビットからなる1つのビットペアしか考慮していない。このように決定された論理値は全体的に見て必ずしも最適と言えない。
- [0021] 非特許文献1:R.Sankaralingam and N.A.Touba, “Controlling Peak Power During Scan Testing,” Proceedings of IEEE VLSI Test Symposium, pp.153–159, 2002.

非特許文献2:K.Miyase and S.Kajihara, “XID: Don’t Care Identification of Test Patterns for Combinational Circuits,” IEEE Transactions on Computer-Aided Design, Vol.23, pp.321–326,2004.

非特許文献3:K.Miyase, S.Kajihara, I.Pomeranz, and S.Reddy, “Don’t Care Identification on Specific Bits of Test Patterns,” Proceedings of IEEE/ACM International Conference on Computer Design, pp.194–199,2002.

非特許文献4:X.Wen, H.Yamashita, S.Kajihara, L.-T.Wang, K.Saluja, and K.Kinoshita, “On Low-Capture-Power Test Generation for Scan Testing,” Proceedings of IEEE VLSI Test Symposium, pp.265–270,2005.

発明の開示

発明が解決しようとする課題

[0022] 前述のように、フルスキャン順序回路のテストの場合、キャプチャモードにおいて、擬似外部出力線に現れる組合せ回路部のテスト応答がスキャンフリップフロップに取り込まれるとき、テスト応答値とスキャンフリップフロップの現在値が異なれば、対応するスキャンフリップフロップの出力値が変化する。このような出力変化スキャンフリップフロップの数が多ければ、論理ゲートとスキャンフリップフロップのスイッチング動作によって、電源電圧が一時的に低下するIRドロップ現象が起こり、それにより回路が誤動作し、誤ったテスト応答値がスキャンフリップフロップに取り込まれることがある。これによって、通常時には正常に動作できる半導体論理回路は、テスト時に不良品として判定されてしまうという誤テストが発生する。その結果として、歩留りが低下する。特に、半導体論理回路が超大規模化、超微細化、低電源電圧化した場合、誤テストによる歩留り低下は顕著である。従って、キャプチャ消費電力の低減が必要である。

[0023] 上記問題が起らぬようにするためには、図15において組合せ回路部102からスキャンフリップフロップ104に取り込まれる論理値と、スキャンフリップフロップ104が現在持っている論理値との間での相違数ができるだけ小さい低キャプチャ時消費電力のテストベクトルをテストに用いることが重要である。このようなテストベクトルを生成するために、何らかの手法でドントケアビットを含むテストキューブを作り、更にその中に含まれるドントケアビットに最適な論理値を決定し埋め込む形で最終テストベクトル

に仕上げる必要がある。

- [0024] テストキューブはATPGプログラムによるテストベクトルの生成過程で現れることが多い。また、ドントケアビットを有しないテストベクトルの集合が与えられる場合、その集合の故障検出率を変えずに、一部のテストベクトルの一部のビットをドントケアビットにすることができる。特に、与えられたテストベクトルの集合からドントケアビットを特定することによってテストキューブを作ることは、テスト生成フローに与える影響が少ないため、応用において有利である。
- [0025] しかしながら、テストキューブを作るための従来技術は、様々な欠点を持っている。非特許文献1の技術は、実行時間が長く、作られたテストキューブも必ずしもキャプチャ時消費電力を効果的に低減することができない。非特許文献2の技術は、テスト集合全体を処理対象にするため実行時間が比較的早く、より多くのドントケアビットを特定することができるが、作られたテストキューブは必ずしもキャプチャ時消費電力を効果的に低減することができない。非特許文献3の技術は、テスト集合の論理ビットの一部のみよりドントケアビットを特定することによって、キャプチャ時消費電力を効果的に低減することができるテストキューブを作ることが可能であるが、候補ビットと固定ビットで制約されるドントケアビット特定範囲を如何に定めるかについては何も示されていない。
- [0026] 更に、キャプチャ時消費電力を効果的に低減するために、テストキューブ内のドントケアビットに論理値0または論理値1を埋め込む技術がある。特に、非特許文献4の技術は、擬似入力線ビットのみならず擬似出力線ビットをも考慮して、対応する擬似入力線ビットと擬似出力線ビットの間の論理値の相違を削減するため、他の技術より有利である。しかし、非特許文献4の技術は、ドントケアビットに論理値(0又は1)を決定するときに、一回に1つの擬似出力線ビットと1つの擬似出力線ビットからなる1つのビットペアしか考慮していない。このため、このように決定された論理値は全体的に見て必ずしも最適と言えない。
- [0027] なお、ここまでではキャプチャ時の消費電力低減の問題を説明したが、テストデータ量削制、或いはテストデータの欠陥検出においても、制約が必要な同様の問題がある。

[0028] ゆえに、本発明は、上記問題を解決するため、例えば、フルスキャン順序回路に含まれるスキャンセルの出力について、スキャンキャプチャの前後において発生する論理値の相違が低減されるようなテストベクトル集合の変換を行う変換装置、変換方法、変換方法をコンピュータに実行させることができ可能なプログラム、及び、このプログラムを記録した記録媒体を提供することを目的とする。

課題を解決するための手段

[0029] 請求項1に係る発明は、論理回路に対するテストベクトル集合を変換する変換装置であって、前記テストベクトル集合の各テストベクトルを構成する論理ビットのうちの一部のみからドントケアとできるドントケアビットを特定するようにするために、所定の制約条件であって前記論理回路における入出力関係に基づく条件によりドントケアビットにしてもよい候補ビット、及び、ドントケアビットにしてはならない固定ビットを設定する設定手段と、前記設定手段が設定した候補ビットのみから特定されたドントケアビットを含むテストキューブに対して、入力ビットと出力ビットからなる複数のビットペア間の関係を考慮して、所定の目的を達成するために必要な論理値をドントケアビットに決定する決定手段とを備えた変換装置である。

[0030] これにより、ドントケアビットを含まないテストベクトルの集合を最終的なテストベクトル集合とできる。この最終的なテストベクトル集合は、本来のテストの目的(故障検出率)を達成しつつ、他の目的としての例えば誤テストを回避することが可能なものである。

[0031] 請求項2に係る発明では、請求項1の決定手段が、前記設定手段が設定した候補ビットのみから特定されたドントケアビットを含むテストキューブに代えて他の手段で得られたドントケアビットを含むテストキューブに対して、入力ビットと出力ビットからなる複数のビットペア間の関係を考慮して、所定の目的を達成するために必要な論理値をドントケアビットに決定する。

[0032] 請求項3に係る発明は、論理回路に対するテストベクトル集合を変換する変換装置であって、前記テストベクトル集合の各テストベクトルを構成する論理ビットのうちからドントケアとできるドントケアビットを特定するようにするために、所定の制約条件であって前記論理回路における入出力関係に基づく条件によりドントケアビットにしてもよ

い候補ビットを設定する設定手段を備えた変換装置である。

- [0033] 請求項4に係る発明では、請求項3の設定手段が、前記テストベクトル集合の各テストベクトルを構成する論理ビットのうちの一部のみからドントケアとできるドントケアビットを特定するようにするために、前記候補ビットを設定することに加えて、ドントケアビットにしてはならない固定ビットを設定する。
- [0034] 請求項5に係る発明では、請求項1から4のいずれかの論理回路がフルスキャン順序回路であり、前記制約条件が、前記フルスキャン順序回路に含まれるスキャンセルの出力において、スキャンキャプチャの前と後の論理値の相違数が削減されるように定められる条件である。
- [0035] これにより、フルスキャン順序回路に含まれるスキャンセルの出力について、スキャンキャプチャの前と後の論理値の相違数を効果的に削減可能となり、スキャンキャプチャ時の消費電力を抑えることで、誤テストを回避できる。
- [0036] 請求項6に係る発明は、論理回路に対するテストベクトル集合を変換する変換装置であって、前記テストベクトル集合の各テストベクトルを構成する論理ビットのうちからドントケアとできるドントケアビットを含むテストキューブに対して、入力ビットと出力ビットからなる複数のビットペア間の関係を考慮して、所定の目的を達成するために必要な論理値をドントケアビットに決定する決定手段を備えた変換装置である。
- [0037] 請求項7に係る発明では、請求項1、2又は6の論理回路がフルスキャン順序回路であり、前記目的が、前記フルスキャン順序回路に含まれるスキャンセルの出力において、スキャンキャプチャの前と後の論理値の相違数が効果的に削減されることである。
- [0038] 請求項8に係る発明は、論理回路に対するテストベクトル集合を変換する変換方法であって、設定手段が、前記テストベクトル集合の各テストベクトルを構成する論理ビットのうちの一部のみからドントケアとできるドントケアビットを特定するようにするために、所定の制約条件であって前記論理回路における入出力関係に基づく条件によりドントケアビットにしてもよい候補ビット、及び、ドントケアビットにしてはならない固定ビットを設定する設定ステップと、決定手段が、前記設定手段が設定した候補ビットのみから特定されたドントケアビットを含むテストキューブ、またはその他の手段で得ら

れたドントケアビットを含むテストキューブに対して、入力ビットと出力ビットからなる複数のビットペア間の関係を考慮して、所定の目的を達成するために必要な論理値をドントケアビットに決定する決定ステップとを含む、変換方法である。

- [0039] 請求項9に係る発明は、論理回路に対するテストベクトル集合を変換する変換方法であって、設定手段が、前記テストベクトル集合の各テストベクトルを構成する論理ビットのうちからドントケアとできるドントケアビットを特定するようにするために、所定の制約条件であって前記論理回路における入出力関係に基づく条件によりドントケアビットにしてもよい候補ビットを設定する設定ステップを含む、変換方法である。
- [0040] 請求項10に係る発明では、請求項9の設定ステップは、前記設定手段が、前記テストベクトル集合の各テストベクトルを構成する論理ビットのうちの一部のみからドントケアとできるドントケアビットを特定するようにするために、前記候補ビットを設定することに加えて、ドントケアビットにしてはならない固定ビットを設定するステップを含む。
- [0041] 請求項11に係る発明は、請求項8又は10において、前記論理回路がフルスキャン順序回路であり、前記設定ステップが、前記テストベクトル集合の各テストベクトルに対して、前記フルスキャン順序回路に含まれるスキャンセルの出力において、スキャンキャプチャの前と後で論理値の相違が発生するビットと相違が発生しないビットとを識別する第1のステップと、前記相違が発生しないビットを固定ビットとする第2のステップと、前記相違が発生するビットのうちから所定の条件を満たした前記候補ビットを特定するとともに前記候補ビットに特定されなかった残余の前記相違が発生するビットを固定ビットとする第3のステップとを含み、前記候補ビットからドントケアとできるドントケアビットを特定し、前記固定ビットからドントケアビットを特定しないことを特徴とする変換方法である。
- [0042] 請求項12に係る発明は、請求項11において、前記第3のステップが、各テストベクトルにおける候補ビットの予定総数を決定するステップと、前記相違が発生するすべてのビットに対してドントケアを割り当て、3値論理シミュレーションを行って、その結果によって、入力ビットにドントケアがありそれに対応する出力ビットにドントケアがないタイプ1のドントケアビットペア、及び、入力ビットとそれに対応する出力ビットの両方にドントケアがあるタイプ2のドントケアビットペアを特定するステップと、前記特定され

たタイプ1のドントケアビットペアを優先的に候補ビットとして選択し、タイプ1のドントケアビットペアがなくなりかつ既に選択された候補ビットの数が予定総数に達していない場合、タイプ2のドントケアビットペアを所定の基準に従って候補ビットとして選択するステップを含む、変換方法である。

- [0043] この請求項11に係る発明と請求項12に係る発明では、例示的ではあるが、具体的な手法によって、請求項10に係る発明を実現でき、フルスキャン順序回路に含まれるスキャンセルの出力について、スキャンキャプチャの前と後の論理値の相違数が効果的に削減されるという目的を解決できる。
- [0044] 請求項13に係る発明は、論理回路に対するテストベクトル集合を変換する変換方法であって、前記テストベクトル集合の各テストベクトルを構成する論理ビットのうちからドントケアとできるドントケアビットを含むテストキューブに対して、入力ビットと出力ビットからなる複数のビットペア間の関係を考慮して、所定の目的を達成するために必要な論理値をドントケアビットに決定する決定ステップを含む、変換方法である。
- [0045] 請求項14に係る発明は、請求項8又は13において、前記論理回路がフルスキャン順序回路であり、前記決定ステップが、前記テストキューブにおいて、前記フルスキャン順序回路に含まれるスキャンセルの出力に対応するドントケアビットをそれぞれ異なるものと見なし、このような個々のドントケアビット及びその反転が前記フルスキャン順序回路に含まれるスキャンセルの入力への出現状況を調べるステップと、前記フルスキャン順序回路に含まれるスキャンセルの出力に対応するドントケアビットと、前記フルスキャン順序回路に含まれるスキャンセルの入力への前記ドントケアビット又はその反転の出現状況に基づいて、スキャンキャプチャの前と後で論理値の相違数が最小化することを実現させる論理値を前記ドントケアビットに決定するステップとを含む、変換方法である。
- [0046] 請求項15に係る発明は、請求項8から14のいずれかに記載の変換方法をコンピュータに実行させることができ可能なプログラムである。
- [0047] 請求項16に係る発明は、請求項15記載のプログラムをコンピュータが実行することが可能にて記録した記録媒体である。

発明の効果

- [0048] 本発明によれば、例えば、論理回路におけるフルスキャン順序回路に含まれるスキャンセルの出力について、スキャンキャプチャの前後において発生する論理値の相違がより効果的に低減させることができる。それにより、スキャンキャプチャ時の消費電力を抑えることで、誤テストを回避できる。従って、本来正常な動作を行う半導体論理回路をテストにおいて不良品として廃棄するような良品率の低下を解消することができる。
- [0049] また、本発明における変換装置及び変換方法は、論理回路のテスト設計フローを変更することもハードウェア追加によって回路面積を増加させることもない。このため、本発明における変換装置及び変換方法は、キャプチャ時の誤テストを回避するために非常に効果的であると言える。
- [0050] さらに、本発明における変換装置及び変換方法は、クロックの種類に依存しないので、テスト時に单一クロック信号を用いる場合にクロックゲーティング手法を採用する場合のようにテストデータ量が著しく増大することではなく、テストデータ量の低減にも効果がある。
- [0051] さらに、本発明における変換装置及び変換方法は、論理回路の故障検出率の低下はないため、テストデータの欠陥検出能力の向上に効果がある。

図面の簡単な説明

- [0052] [図1]本発明の背景技術となる一般的なフルスキャン回路の構成を示した模式図である。
- [図2]本発明の実施の形態に係る変換装置の概略ブロック図である。
- [図3]本発明の実施の形態に係る変換装置の処理を示すフロー図である。
- [図4]候補ビットの中からドントケアができるドントケアビットが特定されたテストベクトル集合の例を示した図である。
- [図5]制約表の生成のために用いる概念図である。
- [図6]候補ビットの特定方法を示した図である。
- [図7]ドントケアビットを含むビットペアをタイプ毎に分類した表である。
- [図8]特定したドントケアビットに対して論理値の割り当てを行う場合の処理を示したフロー図である。

[図9]部分的記号Xシミュレーションを実行した結果の一例を示す。

[図10]論理値を決定する規則を示した図である。

[図11]ドントケアビットに論理値を決定する場合の例を示した図である。

[図12]本発明における実験結果を示した表である。

[図13]一般的なパーシャルスキャン回路の模式図である。

[図14]半導体論理回路が市場に出荷されるまでの工程を示した模式図である。

[図15]一般的な論理回路におけるフルスキャン順序回路の模式図である。

符号の説明

[0053] 400 変換装置

402 設定部

404 論理値決定部

発明を実施するための最良の形態

[0054] 本発明の実施の形態を以下に示す。

[0055] 図1を参照して、本発明の背景技術となる一般的なフルスキャン回路について説明する。

[0056] 図1(a)は、一般的なフルスキャン回路の構成を示した模式図である。このフルスキャン回路は、組合せ回路部分300とフルスキャン順序回路のスキャンフリップフロップ302から構成される。組合せ回路部分300は、外部入力線(PI)、スキャンフリップフロップの出力線である擬似外部入力線(PPI)、外部出力線(PO)、フリップフロップの入力線である擬似外部出力線(PPO)を有する。組合せ回路部分300へのテストベクトルvは、外部入力線より直接与えられる部分<v:PI>と、擬似外部入力線を介して与えられる部分<v:PPI>からなる。<v:PPI>はスキャンシフトによってスキャンフリップフロップ302に設定される。また、組合せ回路部分300からの出力はテストベクトルvに対するテスト応答f(v)であり、外部出力線に直接現れる部分<f(v):PO>と、擬似外部出力線に現れる部分<f(v):PPO>からなる。<f(v):PPO>はスキャンキャプチャによってスキャンフリップフロップ302に取り込まれる。

[0057] 図1(b)は図1(a)におけるスキャンフリップフロップ302におけるスキャンキャプチャの前と後において論理値に相違が発生する場合の一例を示す。

- [0058] 図1(b)において、テストベクトル<v:PPI>の要素である一つのビットaと、それに対応するテスト応答<f(v):PPO>が、スキャンフリップフロップ302で異なる論理値を取ると、キャプチャモードの際に論理値の相違(以下、遷移とする)が発生する。ある一つのテストベクトルに対する遷移の数は、そのテストベクトルを原因とした組合せ回路部分300を含めた回路全般で発生する消費電力と深く関係しているため、テストベクトルに対するキャプチャ時の遷移の数を削減することで、キャプチャ時の消費電力を低減することができる。
- [0059] 次に、本発明の実施の形態に係る変換装置の構成を説明する。図2は、本発明の実施の形態に係る変換装置の概略ブロック図である。
- [0060] 変換装置400は、設定部402と論理値決定部404とから構成されている。設定部402は、候補ビット特定部406とドントケアビット特定部408とから構成され、論理値決定部404は、ドントケアID化部410と論理値決定処理部412と論理値割当処理部414とから構成されている。また、入出力データとして初期テストベクトル集合416(Tint)と中間テストベクトル集合(テストキューブ集合)418(Tx)と最終テストベクトル集合420(Tfin)があり、初期テストベクトル集合416は予めATPG等の手段により生成されたテストベクトル集合である。設定部402が、初期テストベクトル集合416(Tint)を基に候補ビット及び候補ビットの中でドントケアとできるドントケアビットを特定し、中間テストベクトル集合418(Tx)を生成する。論理値決定部404は、その生成された中間テストベクトル集合(Tx)からドントケアビットに論理値を割り当て、最終テストベクトル集合(Tfin)が生成される。
- [0061] 図3は、本発明の実施の形態に係る変換装置の処理を示すフロー図である。
- [0062] まず、ステップ500で図2に示す初期テストベクトル集合416(Tint)をATPG等の手法により生成し用意する。ただし、Tintの生成中に、中間的なテストキューブ中のドントケアビットに対して論理値を決定する必要があるかもしれないが、この段階での論理値の決定は、テストベクトル数削減のための新たな故障の検出を対象としたものである。また、c_limit(各テストベクトルにおける遷移ビット数の上限の値)を同時に設定しておく。
- [0063] ここで、c_limitとはスキャンフリップフロップにおけるスキャンキャプチャの前と後に

において論理値に相違が発生するビット(以下遷移ビットとする)の数の上限値であり、遷移ビットの数がこれ以下であれば、誤テストを起こらないと想定できる数値であり、遷移ビットの数がこれ以上であれば誤テストを起こす要因となり得る数値である。この各テストベクトルにおける遷移ビットの数の上限の値(c_limit)は回路設計時の消費電力量の見積もりまたは経験則等から決定される。 c_limit が大きすぎると消費電力を減少することにはほとんど有効性を示すことができない。また、 c_limit が小さすぎると候補ビットが多数存在するため、効果的なドントケアビットの特定できず、有効性を示すことができない。

- [0064] 図3に戻って、ステップ500でTintが生成された後は、次のステップ502で、図2に示す候補ビット特定部406により候補ビットの特定が行われ、ステップ503で、図2に示すドントケアビット特定部408によりドントケアビットが特定される。このステップ502及びステップ503では特定したドントケアビットの分布がキャプチャ時の遷移ビット数の削減に対して有効であるドントケアビットが特定される。このステップ502及びステップ503の処理について詳細に説明する。ここでは簡単のため、すべてのスキャンフリップフロップが1本のスキャンチェーンを構成し、また、単一のクロックドメインの中で動作するものとし、シングルキャプチャ方式を仮定する。
- [0065] なお、本発明においてはスキャンフリップフロップが複数本のスキャンチェーンで構成されてもよく、また、同様に複数のクロックドメインの中で動作するようにしても構わない。さらに、ダブルキャプチャ方式でも構わない。
- [0066] 特定されるドントケアビットの数を最大化するための正当化操作、含意操作を利用して、全てのテストベクトルを同時に処理する手法が知られているが、本発明の実施の形態においては、候補ビットによってドントケアビットの探索を制限し、一方で残りのビットに対しては固定ビットとして論理値を残したままにする。
- [0067] 図4は、候補ビットの中からドントケアとできるドントケアビットが特定されたテストベクトル集合の例を示す。
- [0068] 図4(a)は、初期テストベクトル集合によりテストが行われる回路の例を示した概念図であり、図4(b)は、回路内に仮定された故障を検出するために生成した初期テストベクトル集合である。図4(c)は、対象となる回路に対するテストベクトル集合の制約

表であり、「*」は、図2に示す候補ビット特定部406により特定される候補ビットで、「-」は、値を変更しない固定ビットである。候補ビットの特定についての詳細は後述する。図4(d)は、初期テストベクトル集合に対して候補ビットの中からドントケアとできるドントケアビットの特定を行った結果を示している。図中に示された「X」は、特定された候補ビットの中でドントケアとできるドントケアビットであり、図2に示したドントケアビット特定部408により特定される。

[0069] 次に、候補ビットの特定及び候補ビットの中からドントケアとできるドントケアビットを特定する手順を説明する。

[0070] 制約付ドントケアビットの特定で重要とされることは、効果的な制約表を生成することである。スキャンフリップフロップにおけるスキャンキャプチャの前と後において論理値に相違が発生しないビット(以下、非遷移ビットとする)は固定ビットとされるべきであり、一方、スキャンフリップフロップにおけるスキャンキャプチャの前と後において論理値に相違が発生するビット(以下、遷移ビットとする)は、候補ビットとするべきである。また、テストベクトル集合Tに対する候補ビットを特定する際には、特定されたドントケアビットの分布が、キャプチャ時の遷移ビット数の最大値MCT(T)を効果的に削減するように保障されたドントケアビットを特定すべきである。以下に、本発明の実施の形態における制約表の作成手順について説明する。

[0071] (手順1) 入力テストベクトルに対して2値論理シミュレーションを実行し、遷移ビットと非遷移ビットを識別する。

[0072] (手順2) 手順1で識別したビットにおいて非遷移ビットを固定ビットとする。

[0073] (手順3) 一つのテストベクトルに対して、遷移ビットの集合を選択し、候補ビットを特定する。これを全てのテストベクトルに対して繰り返す。

[0074] (手順4) 手順3において、候補ビットとして特定されなかった残余の遷移ビットを固定ビットとする。

[0075] ここで、本発明の実施の形態における制約表について説明する。図5は、制約表の生成のために用いる概念図である。

[0076] 図5に示すように、あるテストベクトルに対してスキャンフリップフロップにおける遷移ビット数をnとし、遷移ビット数の上限をc_limitで表すと、候補ビット数dは、 $d = n - c$

_limitとなる。この候補ビット数dの値は、図4(c)における「*」のビット数と一致している。

- [0077] 図5において、入力テストベクトル v_i では遷移ビット数nが遷移ビット数の上限 c_{limit} を上回っているため、遷移ビット数nから遷移ビット数の上限 c_{limit} を減算した値d個を候補ビット数とすることができる。また、 v_j では遷移ビット数nが遷移ビット数の上限 c_{limit} を下回っているため、候補ビットは存在しない。
- [0078] 従って、候補ビット数dの値は c_{limit} の決め方に依存するため、本発明を効果的に実現するためには、適切な c_{limit} の設定が必要不可欠である。
- [0079] 図5に示す概念により、ある一つのテストベクトルに対する候補ビットが多数存在することによる非効率的なドントケアビットの特定、または、行う必要のないドントケアビットの特定を避けることができる。従って、その他のテストベクトルにおいて新たに効果的なドントケアビットの特定が可能となる。その結果、テストベクトル集合全体に対して、キャプチャ時の遷移ビット数の削減を達成できる。
- [0080] 図5において候補ビットの数が算出された後は、何れのビットを候補ビットとして特定するかを識別する必要がある。
- [0081] 図6は、候補ビットの特定方法を示した図である。
- [0082] 図6における候補ビットの特定方法は、後の処理であるドントケアビットに論理値を割り当てる処理を容易にするための候補ビットの特定方法である。入力テストベクトル v に対して2値論理シミュレーションを行った結果を $f(v)$ とする。 $f(v)$ には遷移ビットが2個含まれており、それぞれの遷移ビットをa及びbとする。ここで、 c_{limit} の値を1と設定すると、特定する候補ビット数は、遷移ビット数の2から c_{limit} の1を差し引いた1である。
- [0083] 次に、 v の遷移ビットをすべてXに置き換えたものを v' とする。この v' に対して0、1及びXの3値を使用した3値論理シミュレーションを行い、その結果を $f(v')$ とすると、a及びbに対応するそれぞれのドントケアビットペアは2個存在する。ここで、それぞれのドントケアビットペアについて、図7を参照して説明する。
- [0084] 図7は、ドントケアビットを含むビットペアをタイプ毎に分類して表したものである。
- [0085] 図7におけるタイプAは、入力値がドントケアビットであるが、それに応答する出力値

は固定値であるタイプである。このタイプAは出力値が決まっているため、容易にドントケアビットに対して論理値を割り当てることができる。タイプBは、入力値が固定値であるが、それに応答する出力値がドントケアビットであるタイプである。このタイプは出力値がドントケアビットであるため、出力側のドントケアビットに対する論理値の割り当ての際に出力値に影響を及ぼしている入力値を識別し、入力側のドントケアビットに論理値を割り当てる必要がある。このタイプBは、タイプAに比べて容易にドントケアビットに対して論理値を割り当てることできない。タイプCは、入力値及び出力値が共にドントケアビットであり、タイプA及びタイプB双方の処理を行わなければならないため複雑な処理が必要となる。

- [0086] 図6におけるaに対応するドントケアビットペアは、図7のタイプCに該当し、図6におけるbに対応するドントケアビットペアは、図7のタイプAに該当する。図7によると、タイプAに該当するドントケアビットペアに対して行うドントケアビットに対する論理値の割り当ては、タイプCに該当するドントケアビットペアに対して行う論理値の割り当てよりも難易度が低く容易である。従って、図6におけるbのタイプのドントケアビットペアを特定することが望ましい。
- [0087] 以下に、候補ビットの特定手順を示す。
- [0088] (手順1) 入力テストベクトルに対して事前に2値論理シミュレーションを実行し、遷移ビットと非遷移ビットを識別する。
- [0089] (手順2) 手順1にて識別された遷移ビットをドントケアビットに置換し、3値論理シミュレーションを行い、ドントケアビットペアを特定する。
- [0090] (手順3) 候補ビット数を越えないように、最初にタイプAのドントケアビットペアに該当する遷移ビットを候補ビットとして選択する。候補ビット数を満たさない場合は、タイプCのドントケアビットペアに該当する遷移ビットを候補ビットとして選択する。
- [0091] 上記手順3において、複数のタイプCが存在する場合、出力側のドントケアビットから到達可能な入力側のドントケアビット数が多いドントケアビットペアを優先して選択する。到達可能な入力側のドントケアビット数が多いほど、出力側のドントケアビットに論理値を割り当て易くなるからである。
- [0092] 以上のような手順で処理を行うことにより、候補ビットの特定及び候補ビットの中から

ドントケアとできるドントケアビットが特定される。

- [0093] 図3の処理フローに戻って、ここまでで特定されたドントケアビットがステップ504に示す中間テストベクトル集合(T_x)である。
- [0094] 次に、ステップ506で図2における論理値決定部404が、中間テストベクトル集合418(T_x)である特定したドントケアビットに対して、キャプチャ時に遷移ビット数が削減されるような適切な論理値の割り当てを行う。その手法を図8に示す。この手法は、従来の手法である、キャプチャ時に遷移ビット数が削減されるように割当操作、正当化操作及びそれらの組合せを行う点で類似しているが、本発明の実施の形態においては、論理値の決定方法という点が改良されている。
- [0095] 図8は、特定したドントケアビットに対して論理値の割り当てを行う場合の処理を示したフロー図である。
- [0096] まず、図2における中間テストベクトル集合418において、全てのドントケアビットを含むテストベクトルに対して処理が行われたか否かを判定する(ステップ1000、1002)。全てのドントケアビットを含むテストベクトルに対して行われていれば、ステップ1018で最終テストベクトル集合 T_{fin} が得られ、処理を終了する。全てのドントケアビットを含むテストベクトルに対して行われていなければステップ1004に進む。ステップ1004ではドントケアビットを含むテストベクトルを1つ選択し、ステップ1006でステップ1004で選択されたテストベクトル内の全てのドントケアビットペアの相互間の依存関係を調べる。このドントケアビットペアの相互間の依存関係を調べる処理は、図2に示すドントケアビットID化部410により行われる。
- [0097] ステップ1008で、全てのドントケアビットペアに対して相互間の依存関係を調べたか否かを判定し、全てのドントケアビットペアに対して相互間の依存関係を調べたらステップ1002に戻る。全てのドントケアビットペアに対して相互間の依存関係を調べていなければステップ1010に進む。ステップ1010では、ドントケアビットペアを1つ選択し、ステップ1012で、選択したドントケアビットペアのドントケアビットに割り当てる論理値を決定する。このステップ1012の処理は、図2に示す論理値決定処理部412により行われる。次に、ステップ1012で決定した論理値を、ステップ1014で正当化することによりドントケアビットに割り当てを行い、ステップ1016で割り当てが成功するか

否かが判定される。成功しなければステップ1012に戻り新たな論理値を決定する。成功すればステップ1008に戻り、全てのドントケアビットペアに対して処理が行われるまで繰り返して処理が行われる。

- [0098] なお、ステップ1014における正当化処理は行われる必要はない場合もある。
- [0099] 以下に、図8におけるステップ1006(A)のドントケアビットを含むテストベクトル内の全てのドントケアビットペアの相互間の依存関係を部分的記号Xシミュレーションにより求める処理についての手順を説明する。ドントケアビットペアの相互間の依存関係とは、出力側のドントケアビットが何れの入力側のドントケアビットから伝搬したかの関係をいい、依存関係を調べることにより適切な論理値の決定を行うことができる。また、部分的記号Xシミュレーションとは、従来故障診断に用いられてきた記号シミュレーションの一部である。
- [0100] ここで、全ての論理値が0または1である初期テストベクトルから特定されたm個のドントケアビットを含むテストベクトルをv'とする。v'に対する部分的記号Xシミュレーションは以下のように処理される。まず、v'中のm個のドントケアビットを相異なるm個のX記号(X1, X2, …, Xm)で置き換えたものをv"とする。その結果v"はX記号を含み、X記号の伝搬処理は次の2つの規則を基に繰り返し行われる。
- [0101] (規則1)論理演算の結果がXiの否定となる場合は、 $\neg X_i$ とする(\neg は否定論理を表す)。
- [0102] (規則2)もし、論理演算の結果が確定値でなく、且つ、X記号Xiまたは $\neg X_i$ でもなければ、新しいX記号が生成される。
- [0103] これらの規則は、X記号の伝搬処理において論理否定のみを保存し、その他の論理演算に関する情報は無視する。その目的は、出来る限り有効な情報を保ちながらメモリの使用量を削減するためである。
- [0104] 図9に、上記部分的記号Xシミュレーションを実行した結果の一例を示す。
- [0105] 図9において、入力テストベクトルv'には3個のドントケアビットが存在する。上記規則に従いv'における3個のドントケアビットに新しく記号X1、X2及びX3を割り振った入力テストベクトルがv"である。X記号の伝搬処理は規則1及び規則2に従って繰り返し行われる。例えば、ゲートG2の出力はX2の否定になるため、 $\neg X_2$ と表される。ま

た、ゲートG4の出力はX1と $\neg X_2$ の論理和であるため、新しく記号X4と表される。

- [0106] 一般的に、部分的記号Xシミュレーションは図9の例が示すように3値論理シミュレーションよりも依存関係の情報を求めることができる。ここでは3値論理シミュレーションの結果においては、信号線 $\langle e, z \rangle$ 上のドントケアビットペアは $\langle X, X \rangle$ となり、依存関係が得られない。しかし、部分的記号Xシミュレーションを行った結果、信号線 $\langle e, z \rangle$ 上のドントケアビットペアは $\langle X_3, \neg X_3 \rangle$ となり、信号線 $\langle e, z \rangle$ は同じ論理値を取り得ないことを示している。この情報は3値論理シミュレーションでは得ることができない。
- [0107] 次に、図8におけるステップ1012(B)及びステップ1014のドントケアビットペアのドントケアビットに割り当てる論理値を決定し、割り当てる処理について説明する。ここで、決定される論理値は、上記で調べた依存関係に基づいて、遷移ビットの数を削減するようにドントケアビットに設定される値である。適した論理値が決定され、割り当てられることができれば、誤テストの原因となる遷移ビット数が削減され、誤テストを回避でき得る。
- [0108] ドントケアビットを含むテストベクトル v' に対して論理値の割り当てが必要であり、 v' と $f(v')$ のドントケアビットに対して割り当てるべき論理値を決定する必要がある場合を仮定する。以下にその決定の手順を示す。
- [0109] (手順1)ドントケアビットを含む入力テストベクトル v' に対応するX記号を含む v'' に対して部分的記号Xシミュレーションを行う。全てのX記号のビットペアは $\langle v'': PPI \rangle$ と $\langle f(v''): PPO \rangle$ を比較することにより求めることができる。ただし $f(v'')$ は v'' の出力側のテストベクトルである。
- [0110] (手順2)ビットペア $\langle X_i, b_2 \rangle$ 、 $\langle b_1, X_i \rangle$ 及び $\langle b_1, \neg X_i \rangle$ のそれぞれのX記号のビットペアに対して図10に示される規則に従い X_i に適合すると思われる論理値を算出する。ここで、 b_1 及び b_2 は論理値である。ただし、 X_i に対する0を優先的に割り当てる指標を示す値及び1を優先的に割り当てる指標を示す値は0とする。
- [0111] (手順3-a)ビットペア $\langle X_i, b_2 \rangle$ 、 $\langle b_1, X_i \rangle$ 及び $\langle b_1, \neg X_i \rangle$ の X_i に対して論理値を決定する場合、もし、0(1)を優先的に割り当てる指標を示す値が1(0)を優先的に割り当てる指標を示す値より大きければ0(1)に決定する。

- [0112] (手順3-b) ビットペア $\langle a, b \rangle = \langle X_i, X_i \rangle$ の場合、0を優先して決定し、その決定による論理値の割り当てが失敗であれば1を割り当てる。
- [0113] (手順3-c) ビットペア $\langle a, b \rangle = \langle X_i, \neg X_i \rangle$ の場合、aに0を決定し、bに1を決定する。その決定による論理値の割り当てが失敗であればaに1を、bに0を割り当てる。
- [0114] (手順3-d) ビットペア $\langle a, b \rangle = \langle X_i, X_j \rangle$ または $\langle X_i, \neg X_j \rangle$ の場合、a及びbに同じ論理値を決定し、その決定による論理値の割り当てが失敗であればa及びbに異なる論理値を割り当てる。
- [0115] 手順1は、部分的記号XシミュレーションによりX記号のビットペアの依存関係の情報を求める処理である。手順2は、ドントケアビットを決定するためにX記号のビットペアの依存関係を考慮する。手順3は、4つの異なる論理値の決定についての処理である。これらの処理の結果から、効果的にドントケアビットに論理値を決定することができる。この手順を行った場合の例を、図11を参照して説明する。
- [0116] 図11は、ドントケアビットに論理値を決定する場合の例を示した図である。
- [0117] 図11において、3つのX記号のビットペア $\langle a, x \rangle = \langle X_1, 0 \rangle$ 、 $\langle b, y \rangle = \langle 1, X_1 \rangle$ 及び $\langle c, z \rangle = \langle 1, X_1 \rangle$ がある。図10の表に従うとX1に対する0を優先的に割り当てる指標を示す値は1となり、1を優先的に割り当てる指標を示す値は2となる。従って、X記号のビットペア $\langle a, x \rangle = \langle X_1, 0 \rangle$ のX1に対する論理値を決定する場合、論理値は1に決定される。これはX記号のビットペア $\langle a, x \rangle$ では、キャプチャ時に遷移が発生するが、 $\langle b, y \rangle$ 及び $\langle c, z \rangle$ では、キャプチャ時に遷移が発生しない。
- [0118] 従来の手法においては、ドントケアビットペア間の相互の関係を考慮せずに $\langle a, x \rangle$ の関係のみからX1の論理値を決定していたため、X1には0が決定され遷移ビットの数が削減される効果が十分とは言えなかった。しかし、本発明の実施の形態に係るドントケアビットへの論理値の決定手法を行うことで、ドントケアビットペア間の相互の関係が考慮されるため、遷移ビットの数が効果的に削減され、誤テストを回避することができる。
- [0119] 上記手順で処理を行うことにより、図3におけるステップ508の最終テストベクトル集

合(Tfin)が得られ、処理を終了する。

[0120] 以下に、本発明の実験結果を示す。

[0121] 本実験では、本発明の提案手法をC言語により実装し、ISCAS'89ベンチマーク回路を対象とし、CPU1.0GHzのペンティアム(登録商標)IIIプロセッサ、メモリ512MBの計算機により行われた。図12は実験結果を示した表である。

[0122] 図12(a)に、実験に使用した回路の基本情報を示す。

[0123] 外部入力数、外部出力数及びF/Fs(フリップフロップ)の数がそれぞれ「# of PIs」、「# of POs」及び「# of F/Fs」に示される。ATPGプログラムにより縮退故障用テストベクトル集合を生成し、テストベクトル数及び各回路の故障検出率はそれぞれ「# of Vector」及び「Fault Coverage」に示される。さらに、各回路のオリジナルの遷移ビットの最大数(初期テストベクトル集合における遷移ビットの最大数)が「Original Max Trans」に示される。

[0124] 図12(b)は、従来の手法である、候補ビットの特定を行わないドントケアビットの特定手法に基づくキャプチャ時の消費電力低減手法による実験結果を示した表である。

[0125] 各回路において、候補ビットの特定を行わずに特定されたドントケアビットの割合及びCPU時間を「Unconstrained X-Identification」の「X(%)」及び「CPU(Sec.)」に示す。最下行には平均値を示しており、全て0または1であるテストベクトル集合中の平均63.5%が故障検出率を低下させずにドントケアビットとして特定されている。

[0126] 従来のLCP(Low Capture Power)手法では、特定されたドントケアビットに対する論理値の割り当ては、ドントケアビットペアの相互間の依存関係を考慮しない。各回路の遷移ビットの最大数、遷移ビットの減少比率及びCPU時間を「Old LCP X-Filling」の「Max Trans.」、「Red Rate(%)」及び「CPU(Sec.)」に示す。また、比較のためにドントケアビットにランダムに論理値を割り当てた場合の結果を「Random X-Filling」の「Max Trans.」に示す。図12(b)の表より、明らかに、従来手法によるドントケアビットへのランダムな論理値の割り当てよりキャプチャ時の消費電力の低減効果があることがわかる。

- [0127] 図12(c)は、本発明の実施の形態における実験結果を示した表である。
- [0128] 本発明の実施の形態では、候補ビットの特定及び候補ビットからドントケアとできるドントケアビットの特定は制約表を生成して行われ、ドントケアビットへの論理値の割り当てはドントケアビットペアの相互間の依存関係を考慮してキャプチャ時の消費電力を低減する手法により行われた。図12(c)の表に示す各列は図12(b)の表に示す各列と同意義である。
- [0129] 図12(b)より、従来技術によると最大遷移ビット数の減少比率は平均して33. 2%である。また、図12(c)より、本発明の実施の形態における手法によると最大遷移ビット数の減少比率は平均して43. 3%である。このことから従来技術に比べて本発明の実施の形態における手法が遷移ビット数の減少比率を30. 4%改善していることになる。
- [0130] 遷移ビットの数は、回路中のノード遷移の数と深い相互関係があり、そのノード遷移の数はキャプチャ時の消費電力の浪費を直接反映するものであるため、本発明において提案された手法がキャプチャ時の消費電力の浪費を減少させることに効果的である。
- [0131] 本発明の実施の形態の手法においては、遷移ビット数の上限である c_limit を設定する必要がある。本実験においては、初期テストベクトル集合Tintの遷移ビット数の最大値の10%を c_limit に設定して行った。
- [0132] 図12(b)における「Unconstrained X-Identification」の平均値は65. 3%を示しており、図12(c)における「Unconstrained X-Identification」の平均値は21. 9%を示している。これは、本発明の実施の形態における手法が、制約を受けるドントケアビットの数が小さいにも関わらず、キャプチャ時の消費電力の浪費を減少させる上で明らかに有効であることを示している。従って、ドントケアビットの数のみではなく、ドントケアビットの分布が、キャプチャ時の消費電力の浪費を減少させる効果を向上させる重要な役割を果たすことがわかる。
- [0133] なお、上記まででは、図1に示すようなフルスキャン順序回路を用いて説明したが、図13に示すようなパーシャルスキャン回路にも適用可能である。ここで、パーシャルスキャン回路とは、一部のフリップフロップをスキャンフリップフロップに置き換えた上

で、それらを用いて1本若しくは複数本のスキャンチェーンを形成するものである。

- [0134] 具体的には、組合せ回路部分3000と順序回路のフリップフロップ3001とパーシャルスキャン順序回路のスキャンフリップフロップ3002とから構成される。組合せ回路部分3000は図1の組合せ回路部分300と同様ではあるが、その入力は<v:PPI>がスキャンシフトによってスキャンフリップフロップ3002に設定される部分<v:PPIn2>とフリップフロップ3001に設定される部分<v:PPIn1>からなる。また、組合せ回路部分3000からの出力は同じく図1の組合せ回路部分300と同様であるが、テストベクトルvに対するテスト応答f(v)としての外部出力線に直接現れる部分<f(v):PO>と擬似外部出力線に現れる部分<f(v):PPO>のうち、<f(v):PPO>はスキャンキャプチャによってスキャンフリップフロップ3002に取り込まれる部分<f(v):PPOn2>とフリップフロップ3001に取り込まれる部分<f(v):PPOn1>からなる。
- [0135] 図13(b)は図13(a)におけるスキャンフリップフロップ3002におけるスキャンキャプチャの前と後において論理値に相違が発生する場合の一例を示す。
- [0136] 図1(b)の説明と同様であるが、図13(b)において、テストベクトル<v:PPIn2>の要素である一つのビットaと、それに対応するテスト応答<f(v):PPOn2>が、スキャンフリップフロップ3002で異なる論理値を取ると、キャプチャモードの際に論理値の相違(以下、遷移とする)が発生する。ある一つのテストベクトルに対する遷移の数は、そのテストベクトルを原因とした組合せ回路部分3000を含めた回路全般で発生する消費電力と深く関係しているため、テストベクトルに対するキャプチャ時の遷移の数を削減することで、キャプチャ時の消費電力を低減することができる。

請求の範囲

- [1] 論理回路に対するテストベクトル集合を変換する変換装置であって、前記テストベクトル集合の各テストベクトルを構成する論理ビットのうちの一部のみからドントケアとできるドントケアビットを特定するようにするために、所定の制約条件であって前記論理回路における入出力関係に基づく条件によりドントケアビットしてもよい候補ビット、及び、ドントケアビットにしてはならない固定ビットを設定する設定手段と、
前記設定手段が設定した候補ビットのみから特定されたドントケアビットを含むテストキューブに対して、入力ビットと出力ビットからなる複数のビットペア間の関係を考慮して、所定の目的を達成するために必要な論理値をドントケアビットに決定する決定手段とを備えた、変換装置。
- [2] 前記決定手段は、前記設定手段が設定した候補ビットのみから特定されたドントケアビットを含むテストキューブに代えて他の手段で得られたドントケアビットを含むテストキューブに対して、入力ビットと出力ビットからなる複数のビットペア間の関係を考慮して、所定の目的を達成するために必要な論理値をドントケアビットに決定する、請求項1記載の変換装置。
- [3] 論理回路に対するテストベクトル集合を変換する変換装置であって、前記テストベクトル集合の各テストベクトルを構成する論理ビットのうちからドントケアとできるドントケアビットを特定するようにするために、所定の制約条件であって前記論理回路における入出力関係に基づく条件によりドントケアビットにしてもよい候補ビットを設定する設定手段を備えた、変換装置。
- [4] 前記設定手段は、前記テストベクトル集合の各テストベクトルを構成する論理ビットのうちの一部のみからドントケアとできるドントケアビットを特定するようにするために、前記候補ビットを設定することに加えて、ドントケアビットにしてはならない固定ビットを設定する、請求項3記載の変換装置。
- [5] 前記論理回路はフルスキャン順序回路であり、前記制約条件は、前記フルスキャン順序回路に含まれるスキャンセルの出力において、スキャンキャプチャの前と後の論理値の相違数が削減されるように定められる

条件である、請求項1から4のいずれかに記載の変換装置。

[6]

論理回路に対するテストベクトル集合を変換する変換装置であって、

前記テストベクトル集合の各テストベクトルを構成する論理ビットのうちからドントケアとできるドントケアビットを含むテストキューブに対して、入力ビットと出力ビットからなる複数のビットペア間の関係を考慮して、所定の目的を達成するために必要な論理値をドントケアビットに決定する決定手段を備えた、変換装置。

[7]

前記論理回路はフルスキャン順序回路であり、

前記目的は、前記フルスキャン順序回路に含まれるスキャンセルの出力において、スキャンキャプチャの前と後の論理値の相違数が効果的に削減されることである、請求項1、2又は6記載の変換装置。

[8]

論理回路に対するテストベクトル集合を変換する変換方法であって、

設定手段が、前記テストベクトル集合の各テストベクトルを構成する論理ビットのうちの一部のみからドントケアとできるドントケアビットを特定するようにするために、所定の制約条件であって前記論理回路における入出力関係に基づく条件によりドントケアビットにしてもよい候補ビット、及び、ドントケアビットにしてはならない固定ビットを設定する設定ステップと、

決定手段が、前記設定手段が設定した候補ビットのみから特定されたドントケアビットを含むテストキューブ、またはその他の手段で得られたドントケアビットを含むテストキューブに対して、入力ビットと出力ビットからなる複数のビットペア間の関係を考慮して、所定の目的を達成するために必要な論理値をドントケアビットに決定する決定ステップとを含む、変換方法。

[9]

論理回路に対するテストベクトル集合を変換する変換方法であって、

設定手段が、前記テストベクトル集合の各テストベクトルを構成する論理ビットのうちからドントケアとできるドントケアビットを特定するようにするために、所定の制約条件であって前記論理回路における入出力関係に基づく条件によりドントケアビットにしてもよい候補ビットを設定する設定ステップを含む、変換方法。

[10]

前記設定ステップは、前記設定手段が、前記テストベクトル集合の各テストベクトルを構成する論理ビットのうちの一部のみからドントケアとできるドントケアビットを特定


するようにするために、前記候補ビットを設定することに加えて、ドントケアビットにしてはならない固定ビットを設定するステップを含む、請求項9記載の変換方法。

- [11] 前記論理回路はフルスキャン順序回路であり、
前記設定ステップは、
前記テストベクトル集合の各テストベクトルに対して、前記フルスキャン順序回路に含まれるスキャンセルの出力において、スキャンキャプチャの前と後で論理値の相違が発生するビットと相違が発生しないビットとを識別する第1のステップと、
前記相違が発生しないビットを固定ビットとする第2のステップと、
前記相違が発生するビットのうちから所定の条件を満たした前記候補ビットを特定するとともに前記候補ビットに特定されなかつた残余の前記相違が発生するビットを固定ビットとする第3のステップとを含み、
前記候補ビットからドントケアとできるドントケアビットを特定し、前記固定ビットからドントケアビットを特定しないことを特徴とする、請求項8又は10に記載の変換方法。
- [12] 前記第3のステップは、
各テストベクトルにおける候補ビットの予定総数を決定するステップと、
前記相違が発生するすべてのビットに対してドントケアを割り当て、3値論理シミュレーションを行って、その結果によって、入力ビットにドントケアがありそれに対応する出力ビットにドントケアがないタイプ1のドントケアビットペア、及び、入力ビットとそれに対応する出力ビットの両方にドントケアがあるタイプ2のドントケアビットペアを特定するステップと、
前記特定されたタイプ1のドントケアビットペアを優先的に候補ビットとして選択し、タイプ1のドントケアビットペアがなくなりかつ既に選択された候補ビットの数が予定総数に達していない場合、タイプ2のドントケアビットペアを所定の基準に従って候補ビットとして選択するステップを含む、請求項11記載の変換方法。
- [13] 論理回路に対するテストベクトル集合を変換する変換方法であつて、
前記テストベクトル集合の各テストベクトルを構成する論理ビットのうちからドントケアとできるドントケアビットを含むテストキューブに対して、入力ビットと出力ビットからなる複数のビットペア間の関係を考慮して、所定の目的を達成するために必要な論理値


をドントケアビットに決定する決定ステップを含む、変換方法。

- [14] 前記論理回路はフルスキャン順序回路であって、
前記決定ステップは、
前記テストキューブにおいて、前記フルスキャン順序回路に含まれるスキャンセルの出力に対応するドントケアビットをそれぞれ異なるものと見なし、このような個々のドントケアビット及びその反転が前記フルスキャン順序回路に含まれるスキャンセルの入力への出現状況を調べるステップと、
前記フルスキャン順序回路に含まれるスキャンセルの出力に対応するドントケアビットと、前記フルスキャン順序回路に含まれるスキャンセルの入力への前記ドントケアビット又はその反転の出現状況に基づいて、スキャンキャプチャの前と後で論理値の相違数が最小化することを実現させる論理値を前記ドントケアビットに決定するステップとを含む、請求項8又は13に記載の変換方法。
- [15] 請求項8から14のいずれかに記載の変換方法をコンピュータに実行させることができないプログラム。
- [16] 請求項15記載のプログラムをコンピュータが実行することができる記録媒体。

[図1]




(a)




(b)

[図2]




[図3]




[図4]

 (a)	<table border="1"> <thead> <tr> <th></th> <th>a</th> <th>b</th> <th>c</th> </tr> </thead> <tbody> <tr> <td>v1</td> <td>1</td> <td>1</td> <td>0</td> </tr> <tr> <td>v2</td> <td>1</td> <td>0</td> <td>1</td> </tr> <tr> <td>v3</td> <td>0</td> <td>1</td> <td>0</td> </tr> <tr> <td>v4</td> <td>0</td> <td>1</td> <td>1</td> </tr> </tbody> </table> (b)		a	b	c	v1	1	1	0	v2	1	0	1	v3	0	1	0	v4	0	1	1																				
	a	b	c																																						
v1	1	1	0																																						
v2	1	0	1																																						
v3	0	1	0																																						
v4	0	1	1																																						
<table border="1"> <thead> <tr> <th></th> <th>a</th> <th>b</th> <th>c</th> </tr> </thead> <tbody> <tr> <td>v1</td> <td>*</td> <td>-</td> <td>-</td> </tr> <tr> <td>v2</td> <td>-</td> <td>-</td> <td>-</td> </tr> <tr> <td>v3</td> <td>-</td> <td>-</td> <td>*</td> </tr> <tr> <td>v4</td> <td>*</td> <td>*</td> <td>-</td> </tr> </tbody> </table> (c)		a	b	c	v1	*	-	-	v2	-	-	-	v3	-	-	*	v4	*	*	-	<table border="1"> <thead> <tr> <th></th> <th>a</th> <th>b</th> <th>c</th> </tr> </thead> <tbody> <tr> <td>v'1</td> <td>1</td> <td>1</td> <td>0</td> </tr> <tr> <td>v'2</td> <td>1</td> <td>0</td> <td>1</td> </tr> <tr> <td>v'3</td> <td>0</td> <td>1</td> <td>X</td> </tr> <tr> <td>v'4</td> <td>X</td> <td>1</td> <td>1</td> </tr> </tbody> </table> (d)		a	b	c	v'1	1	1	0	v'2	1	0	1	v'3	0	1	X	v'4	X	1	1
	a	b	c																																						
v1	*	-	-																																						
v2	-	-	-																																						
v3	-	-	*																																						
v4	*	*	-																																						
	a	b	c																																						
v'1	1	1	0																																						
v'2	1	0	1																																						
v'3	0	1	X																																						
v'4	X	1	1																																						

[図5]



[図6]




[図7]


	< v : PPI>	< $f(v)$: PPO>	ドントケアビットに対する論理値割当	
			Xに割当てる論理値	難易度
タイプ-A	X	b_2	b_2	低
タイプ-B	b_1	X	b_1	中
タイプ-C	X	X	$0 - 0$ $1 - 1$	高

($b_1, b_2 : 0$ or 1)

[図8]



[図9]




[図10]

$<v'': \text{PPI}>$	$<f(v''): \text{PPO}>$	X_i	
		0 - 割り当て指標	1 - 割り当て指標
① X_i	b_2	+1 if $b_2 = 0$	+1 if $b_2 = 1$
② b_1	X_i	+1 if $b_1 = 0$	+1 if $b_1 = 1$
③ b_1	\bar{X}_i	+1 if $b_1 = 1$	+1 if $b_1 = 0$

($b_1, b_2 : 0 \text{ or } 1$)

[図11]



[図12]

Circuit	# of PIs	# of POs	# of F/Fs	# of Vectors	Fault Coverage	Original Max. Trans.
s1238	14	14	18	125	94.9	18
s1423	17	5	74	24	99.1	49
s5378	35	49	179	100	99.1	102
s13207	31	121	669	235	98.5	380
s15850	14	87	597	97	96.7	282
s35932	35	320	1728	12	89.8	1548
s38417	28	106	1636	87	99.5	590
s38584	12	278	1452	114	95.9	925

(a)


Circuit	Unconstrained X-Identification		Random X-Filling	Old LCP X-Filling		
	X (%)	CPU (Sec.)		Max. Trans.	Max. Trans.	Red. Ratio (%)
s1238	55.0	0.1	14	9	50.0	0.0
s1423	41.1	0.1	40	34	30.6	0.0
s5378	71.0	1.3	109	91	10.8	0.2
s13207	91.6	8.6	305	244	35.8	5.9
s15850	76.1	5.3	262	173	38.7	1.8
s35932	34.4	4.0	1532	1517	2.0	0.3
s38417	73.4	13.8	600	323	45.3	24.7
s38584	79.7	17.5	802	437	52.8	22.3
Ave.	65.3	—	—	—	33.2	—

(b)


Circuit	Constrained X-Identification		Random X-Filling	New LCP X-Filling		
	X (%)	CPU (Sec.)		Max. Trans.	Max. Trans.	Red. Ratio (%)
s1238	32.6	0.1	14	5	72.2	0.0
s1423	10.8	0.1	43	34	30.6	0.0
s5378	25.2	1.2	108	70	31.4	0.5
s13207	33.1	10.3	333	198	47.9	5.5
s15850	20.2	5.2	252	132	53.2	1.8
s35932	12.8	3.7	1533	1482	4.3	0.6
s38417	20.3	15.3	592	295	50.0	5.6
s38584	20.6	14.9	785	396	57.2	7.0
Ave.	21.9	—	—	—	43.3	—

(c)

[図13]




(a)




(b)

[図14]



[図15]



INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2006/323862

A. CLASSIFICATION OF SUBJECT MATTER
G01R31/3183 (2006.01) i

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)
G01R31/28-3193, G06F11/22-277

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched
 Jitsuyo Shinan Koho 1922-1996 Jitsuyo Shinan Toroku Koho 1996-2007
 Kokai Jitsuyo Shinan Koho 1971-2007 Toroku Jitsuyo Shinan Koho 1994-2007

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
A	JP 2004-317505 A (Fujitsu Ltd.), 11 November, 2004 (11.11.04), Full text; all drawings & US 2004/0243339 A1 Full text; all drawings	1-16
A	JP 2001-099901 A (NEC Corp.), 13 April, 2001 (13.04.01), Full text; all drawings & US 6751767 B1 Full text; all drawings	1-16

Further documents are listed in the continuation of Box C.

See patent family annex.

* Special categories of cited documents:

- "A" document defining the general state of the art which is not considered to be of particular relevance
- "E" earlier application or patent but published on or after the international filing date
- "L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)
- "O" document referring to an oral disclosure, use, exhibition or other means
- "P" document published prior to the international filing date but later than the priority date claimed

"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention

"X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone

"Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art

"&" document member of the same patent family

Date of the actual completion of the international search
09 February, 2007 (09.02.07)

Date of mailing of the international search report
20 February, 2007 (20.02.07)

Name and mailing address of the ISA/
 Japanese Patent Office

Authorized officer

Facsimile No.

Telephone No.

A. 発明の属する分野の分類（国際特許分類（IPC））

Int.Cl. G01R31/3183(2006.01)i

B. 調査を行った分野

調査を行った最小限資料（国際特許分類（IPC））

Int.Cl. G01R31/28-3193, G06F11/22-277

最小限資料以外の資料で調査を行った分野に含まれるもの

日本国実用新案公報	1922-1996年
日本国公開実用新案公報	1971-2007年
日本国実用新案登録公報	1996-2007年
日本国登録実用新案公報	1994-2007年

国際調査で使用した電子データベース（データベースの名称、調査に使用した用語）

C. 関連すると認められる文献

引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求の範囲の番号
A	JP 2004-317505 A (富士通株式会社) 2004.11.11, 全文, 全図 & US 2004/0243339 A1, 全文, 全図	1-16
A	JP 2001-099901 A (日本電気株式会社) 2001.04.13, 全文, 全図 & US 6751767 B1, 全文, 全図	1-16

□ C欄の続きにも文献が列挙されている。

□ パテントファミリーに関する別紙を参照。

* 引用文献のカテゴリー

- 「A」特に関連のある文献ではなく、一般的技術水準を示すもの
- 「E」国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの
- 「L」優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献（理由を付す）
- 「O」口頭による開示、使用、展示等に言及する文献
- 「P」国際出願日前で、かつ優先権の主張の基礎となる出願

の日の後に公表された文献

- 「T」国際出願日又は優先日後に公表された文献であって出願と矛盾するものではなく、発明の原理又は理論の理解のために引用するもの
- 「X」特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの
- 「Y」特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの
- 「&」同一パテントファミリー文献

国際調査を完了した日 09.02.2007	国際調査報告の発送日 20.02.2007
国際調査機関の名称及びあて先 日本国特許庁 (ISA/JP) 郵便番号100-8915 東京都千代田区霞が関三丁目4番3号	特許庁審査官（権限のある職員） 堀 圭 史 電話番号 03-3581-1101 内線 3258 2S 3005