

(12) 特許協力条約に基づいて公開された国際出願

(19) 世界知的所有権機関
国際事務局



(43) 国際公開日
2009年12月10日(10.12.2009)

PCT

(10) 国際公開番号
WO 2009/147862 A1


- (51) 国際特許分類:
H04N 5/335 (2006.01) H01L 27/146 (2006.01)
G02B 7/40 (2006.01) H04N 5/232 (2006.01)
- (21) 国際出願番号: PCT/JP2009/002537
- (22) 国際出願日: 2009年6月4日(04.06.2009)
- (25) 国際出願の言語: 日本語
- (26) 国際公開の言語: 日本語
- (30) 優先権データ:
特願 2008-147308 2008年6月4日(04.06.2008) JP
- (71) 出願人 (米国を除く全ての指定国について): 本田技研工業株式会社(HONDA MOTOR CO., LTD.) [JP/JP]; 〒1078556 東京都港区南青山二丁目1番1号 Tokyo (JP). 国立大学法人静岡大学 (SHIZUOKA UNIVERSITY) [JP/JP]; 〒4228529 静岡県静岡市駿河区大谷836 Shizuoka (JP).
- (72) 発明者; および
- (75) 発明者/出願人 (米国についてのみ): 青山千秋 (AOYAMA, Chiaki) [JP/JP]; 〒3510193 埼玉県和光市中央一丁目4番1号、株式会社本田技術研究所内 Saitama (JP). 川人祥二 (KAWAHITO, Shoji) [JP/JP]; 〒4328561 静岡県浜松市中区城北3丁目5-1、国立大学法人静岡大学電子工学研究所内 Shizuoka (JP).
- (74) 代理人: 特許業務法人オカダ・フシミ・ヒラノ (OKADA, FUSHIMI AND HIRANO, PC); 〒1020074 東京都千代田区九段南3丁目2番7号、NE九段ビル Tokyo (JP).
- (81) 指定国 (表示のない限り、全ての種類の国内保護が可能): AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
- (84) 指定国 (表示のない限り、全ての種類の広域保護が可能): ARIPO (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW), ユーラシア (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM), ヨーロッパ (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL,

[続葉有]

(54) Title: IMAGING DEVICE

(54) 発明の名称: 撮像装置

[図11]



(57) Abstract: Charge generated in a photodiode is properly split for difference processing. An imaging element is constituted by a semiconductor such that a charge accumulation portion is connected to a light receiving portion using a buried photodiode and charge is split from the charge accumulation portion by a plurality of gates and is accumulated. An imaging device includes a control device performing control so as to accumulate charge that is generated by a photoelectric conversion at an exposure cycle synchronous with the light emission of a light source. The exposure cycle includes a first period for receiving reflection light from a subject illuminated by light from the light source and a second period for receiving light from the subject illuminated by an environmental light not including the light from the light source. The imaging device includes a charge accumulation region connected to each photoelectric conversion region, a first charge storage region for receiving charge generated in the photoelectric conversion regions during the first period via the charge accumulation portion, and a second charge storage region for receiving charge generated in the photoelectric conversion regions during the second period via the charge accumulation portion.

(57) 要約:

[続葉有]

WO 2009/147862 A1



NO, PL, PT, RO, SE, SI, SK, TR), OAPI (BF, BJ, CF, 添付公開書類:
CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, — 国際調査報告 (条約第 21 条(3))
TG).

フォトダイオードで発生した電荷を差分処理のため適正に振り分ける。撮像素子は、埋め込みフォトダイオードによる受光部に電荷集積部がつながり、そこから複数のゲートにより電荷を振り分けて電荷を蓄積する半導体で構成される。撮像装置は、光源の発光と同期した露光周期で光電変換により生成した電荷を集積させるよう制御する制御装置を備える。露光周期は、光源からの光で照射された被写体からの反射光を受け取るための第1期間、および光源からの光を含まない環境光で照射された被写体からの光を受け取るための第2期間を含む。撮像装置は、各光電変換領域に接続された電荷集積領域、第1期間に光電変換領域に生じた電荷を電荷集積部を介して受け取る第1の電荷蓄積領域、第2期間に光電変換領域に生じた電荷を電荷集積部を介して受け取る第2の電荷集積部を備える。

明 細 書

撮像装置

技術分野

[0001] この発明は、環境光の影響を取り除いた画像を形成する撮像装置に関する。

背景技術

[0002] 従来、画像により物体認識を行う場合、自然環境光の下では照明条件が大きく変わるため、認識率が上がらないという問題があった。また、人工の照明を用いた場合、認識率は向上するが、自然環境光、特に太陽光の影響を取り除く必要があった。

[0003] 特開2006-155422号公報には、発光源から対象空間に光を照射していないときの光検出部の出力と、光源から対象空間に光を照射したときの光検出部の出力との差分を画素値として画像を生成し、対象物を認識することが記載されている。

[0004] また、米国特許第6,239,456号には、発光源からパルス状に光を照射し、視野からフォトダイオードに入射した光により発生した電荷を、ゲートを介してフォトダイオードに接続された複数のコンデンサに光の照射に同期して振り分けることが記載されている。この複数のコンデンサに蓄積された電荷について信号処理を行って、発光源からのパルス状の光照射に対応する出力波形を取り出して、その位相差から被写体までの距離を測定することが記載されている。

[0005] 光源の発光レートが高くなると、画素値を高レートでサンプリングすることになり、1回のサンプリングで扱われる電荷の数は微少になる。このような条件下で、画素に発生した電荷を複数のコンデンサに振り分ける際、入射光が画素内において一様でないピークを持つ場合、特に振り分けゲートの付近にピークを持つ場合、どちらのコンデンサに振り分けられるかによって蓄積される電荷に違いが生じ、信号処理の信頼性が低下する。

[0006] 特開平2-304974号公報には、埋め込み型フォトダイオードの構造および製造方法が記載されている。半導体基板に形成したフォトダイオードのN型領域6（第1図(e)）の上にP型領域13を形成して、N型フォトダイオード領域6を埋め込む（第1図(f)）。フォトダイオード領域6で生成された電荷は、転送ゲートとなるシリコン電極の作用により電荷転送部となるN型領域7に転送される。

特許文献1：特開2006-155422号公報

特許文献2：米国特許第6,239,456号

特許文献3：特開平2-304974号公報

発明の開示

発明が解決しようとする課題

[0007] このように、差分処理のため画素に発生した電荷を適正に振り分けるための技術が必要とされている。

課題を解決するための手段

[0008] 上記の課題を解決するため、この発明の撮像素子は、1つまたは複数の埋め込みフォトダイオードによる受光部に電荷転送部がつながり、そこから複数のゲートにより電荷を振り分けて電荷を蓄積する半導体で構成される。

[0009] この発明の撮像装置は、所定の周期で光を出す光源、および視野から受け取る光を光電変換するための画素ユニット配列の受光部を備える。この撮像装置は、前記光源の発光と同期した露光周期で前記光電変換により生成した電荷を集積させるよう制御する制御装置を備える。一つの前記露光周期は、光源からの光で照射された被写体からの反射光を受け取るための第1期間、および前記光源からの光を含まない環境光で照射された被写体からの光を受け取るための第2期間を含む。さらに、この撮像装置は、前記受光部の各光電変換領域に接続された電荷転送領域、前記第1期間に前記光電変換領域に生じた電荷を前記電荷転送部を介して受け取る第1の電荷蓄積領域、および前記第2期間に前記光電変換領域に生じた電荷を前記電荷転送部を介して受け取る第2の電荷蓄積領域を備える。

- [0010] この発明の一形態では、第1および第2の電荷蓄積領域は、n回の露光にわたって受光部の各光電変換領域で生成される電荷を積分するよう構成されている。撮像装置は、n回の露光が終わったとき、第1および第2の電荷蓄積領域の電荷を取り出し、その差分をとる差分回路を備える。
- [0011] この発明の一形態では、撮像装置は、差分をとることにより、環境光による影響を取り除いた画像を形成する。
- [0012] この発明のもう一つの形態では、撮像装置は、差分をとることにより得られた信号と光源の光との位相の差により被写体までの距離を算出する。
- [0013] この発明の一形態では、受光部のそれぞれの画素ユニットは楕形の光電変換領域を有し、前記電荷転送部に接続されている。
- [0014] この発明の一形態では、受光部のそれぞれの画素ユニットは複数個の小さな光電変換領域に分割されており、各画素ユニットの前記複数個の小さな光電変換領域は共通の前記電荷転送部に接続されている。
- [0015] また、第1および第2の電荷蓄積領域は、画素ユニットごとに前記複数個の小さな光電変換領域に共通である。
- [0016] この発明の一形態では、電荷転送部はドレインゲートを介してドレイン電極に接続され。光源の立ち上がり、立ち下がりの期間、前記ドレインゲートを開いて前記電荷転送部の電荷をすてる。
- [0017] さらにこの発明の一形態では、受光部は埋め込みフォトダイオードで形成されており、各光電変換領域は転送ゲートを介して前記電荷転送部に接続されている。
- [0018] この発明の一形態では、光電変換領域の受光面の前にマイクロレンズを備えることができる。
- [0019] また、電荷蓄積領域は、MOSキャパシタで形成することができる。
- [0020] この発明の一形態では、電荷蓄積領域は、読み出し転送ゲートを介して読み出し電荷蓄積領域に接続されている。
- [0021] さらに電荷転送部はドレインゲートを介してドレイン電極に接続される。撮像装置は、光源の立ち上がり、立ち下がりの期間、前記ドレインゲートを

開いて前記電荷転送部の電荷をすてるよう構成される。

図面の簡単な説明

- [0022] [図1] この発明が対象とする撮像装置の基本構成を示すブロック図。
- [図2] この発明の画素ユニットの配列の一例を示す図。
- [図3] 従来技術における画素ユニットのレイアウトおよび断面を示す図。
- [図4] 図3の画素ユニットの等価回路を示す図。
- [図5] 図3の画素ユニットにおけるポテンシャルの状態を示す図。
- [図6] 従来の画素ユニットにおける問題点を示す図。
- [図7] この発明の一実施例の画素ユニットのレイアウトおよび断面を示す図。
- [図8] 図7の画素ユニットの等価回路を示す図。
- [図9] 図7の画素ユニットの利点を示す図。
- [図10] この発明の一実施例における処理の流れを示す図。
- [図11] この発明の一実施例におけるタイミングを示す図。
- [図12] この発明の一実施例におけるポテンシャルの状態を示す図。
- [図13] この発明のもう一つの実施例の画素ユニットの構成を示す図。
- [図14] 図13の画素ユニットの等価回路を示す図。
- [図15] 図13の画素ユニットにおけるタイミングを示す図。
- [図16] この発明のさらにもう一つの実施例の画素ユニットの構成を示す図。
- [図17] 図16の画素ユニットの等価回路を示す図。
- [図18] 図16の画素ユニットにおけるポテンシャルの状態を示す図。
- [図19] 図16の画素ユニットにおけるタイミングを示す図。
- [図20] この発明のもう一つの実施例の構成を示す図。
- [図21] 図20の画素ユニットの等価回路を示す図。
- [図22] 図20の画素ユニットにおけるタイミングを示す図。
- [図23] この発明のさらにもう一つの実施例の構成を示す図。
- [図24] この発明のもう一つの実施例の構成を示す図。
- [図25] この発明のさらにもう一つの実施例の構成を示す図。
- [図26] マイクロレンズを設けた実施例の構成を示す図。

[図27] この発明のもう一つの実施例の構成を示す図。

[図28] 図 27 の実施例におけるタイミングを示す図。

[図29] 図 27 の実施例におけるポテンシャルの状態を示す図。

[図30] 第 1 および第 2 の電荷蓄積領域を接続する短絡ゲートを備えた実施例の構成を示す図。

[図31] 第 1 および第 2 の電荷蓄積領域を共通のリセット電極に接続する実施例の構成を示す図。

[図32] 共通の読み出し部 41 を備えた実施例の構成を示す図。

符号の説明

[0023]	25	画素ユニット
	25a	光電変換部
	27a、27b	電荷蓄積領域
	29、29a、29b	リセット電極
	31	電荷転送部
	Tx1、Tx2	振り分けゲート
	R1、R2	リセットゲート
	S	短絡ゲート

発明を実施するための最良の形態

[0024] 次に図面を参照して、この発明の実施の形態を説明する。図 1 は、この発明の基本となる差分画像を生成するシステムの一般的な構成を示す。カメラ 11 は、レンズ 12 を介して対象となる空間からの光を受ける受光部 13、および差分画像出力を生成する差分回路 15 を備える。タイミング制御器 17 が投光器 19 による光照射と受光部 13 から電荷を取り出すタイミングを制御する。

[0025] 図 2 は、この発明の一実施例における受光部 13 における画素ユニット 25 の配列を示す。後述するようにそれぞれの画素ユニット 25 には投光器による光照射に同期した 1 回の露光につき、投光器に照射された被写体からの反射光を受け取る第 1 期間と、投光器からの光のない環境光を受け取る第 2 期間とがある。それぞれの画素ユニットは、第 1 期間に画素ユニットの光電変換領

域で生成される電荷を蓄積する第1の蓄積領域と、第2期間に画素ユニットの光電変換領域で生成される電荷を蓄積する第2の蓄積領域とを備えている。差分回路15は、垂直走査回路23および水平走査回路27に制御されて、各画素ユニットの第1および第2の蓄積領域から電荷を読み出し、出力値の差分をとり、差分画像出力として出力する。

[0026] 図3は、たとえば特許文献2に示されるような受光部の画素ユニット25の構造を模型的に示す。画素ユニット25の光電変換部25aは、埋め込みフォトダイオードであり、振り分けゲートTx1を介して電荷蓄積領域27a、振り分けゲートTx2を介して電荷蓄積領域27bに接続されている。電荷蓄積領域27a、27bはリセットゲートRa、Rbを介してリセット電極29a、29bに接続される。図3の下部に示す断面図は、光電変換部25aが半導体基板のP型井戸にN型領域を埋め込んで形成されていることを示している。N型領域の縁が基板表面にせり上がって描かれているのは、特許文献3の第1図(f)、第2図(e)、第3図(a)に描かれているN型領域6の縁部と同様の構造を表すためであり、公知の構造を表している。ゲートTx1に電位が加えられることにより、電荷が光電変換領域25aから電荷蓄積領域27aのN+領域に移動する。

[0027] 図4は、図3の画素ユニットの回路図であり、図5は、この回路におけるポテンシャル井戸の変化を表している。受光領域25aすなわち光電変換部25aは、光電変換作用を持つダイオードとコンデンサC0で示す。図5を参照すると、(A)は、回路になんらの操作を加えていない状態でのポテンシャル井戸を示す。(B)において、振り分けゲートTx1、Tx2およびリセットゲートR1、R2を開いて電圧Vを加えて、光電変換部および電荷蓄積領域の電荷をなくす。(C)は1回目の露光の第1期間中で光電変換部25aで電荷が生成されている状態を示す。(D)は振り分けゲートTx1を開いて光電変換部25aにたまった電荷を電荷蓄積領域27a(コンデンサC1で表す)に転送する様子を示す。

[0028] 次に、(E)は、1回目の露光の第2期間中に光電変換部25aで電荷が生成される様子を示す。(F)は、振り分けゲートTx2を開いて電荷を電荷蓄積領域27b(コンデンサC2で表す)に転送する様子を示す。(G)は、2回目の露

光の第1期間が始まった状態を、(H)は、(G)で光電変換部にたまった電荷を電荷蓄積領域27aのコンデンサC1に転送する様子を示す。このようにして、露光サイクルをn回繰り返す、この間に電荷蓄積領域27a(コンデンサC1)および領域27b(コンデンサC2)に蓄積された電荷が出力ゲートTを開いて読み出される。L1およびL2のFETトランジスタは、レベルシフト用のトランジスタで、出力ゲートTが開かれた際、コンデンサC1またはC2の電位に応じた電流を下流の処理回路に送る作用をする。

[0029] 図6は、従来の画素ユニット25の光電変換部25aで生じる問題を模型的に図示する。投光器19の光源に発光ダイオードLEDを使用し、発光レート(繰り返し周波数)を高め、これに同期して光電変換部25aで生成された電子を振り分けゲートTx1、Tx2を介して電荷蓄積領域27a、27bに振り分けることを考える。

[0030] この場合、それぞれの露光サイクルにおいてLEDで照射され被写体で反射された光を受け取る第1期間および環境光を受け取る第2期間は、それぞれ1/10ミリ秒以下のオーダーになり、ナノ秒からマイクロ秒のオーダーになることがある。そのため、微細な光電変換領域で生成される電子の数は微少となり、数個から数十個のオーダーになることがある。

[0031] このような状況で、光が光電変換領域の端の部分、たとえば図6に示す振り分けゲートTx1付近に偏って入ってくると、これを振り分けゲートTx2を開いて電荷蓄積領域27bに蓄積させようとしても、電子が短時間に完全に電荷蓄積領域27bに移動することができない。このため第1期間に蓄積される電荷と第2期間に蓄積される電荷との差分の信頼性が低下するという問題がある。

[0032] 図7は、この問題を解決するこの発明に係る画素ユニット25の一形態を示す。図3に示す従来の画素ユニットとの相違点は、光電変換部25aに隣接して電荷転送部31が設けられていることである。この実施例では、光電変換部25aは、表面部にP領域があり、その下にN領域が設けられた構造であり、電荷転送部31は、光電変換部25aの領域を遮光幕24の下に延長して形成されている。

[0033] 図7の下部は、画素ユニット25のA-A'断面を示す。P型の井戸(P-well)

61にN型の層63が埋め込まれ、その上に形成されているP+領域65との間のPN接合によりフォトダイオードが形成されている。このPN接合は、光電変換部25a以外の部分では電荷転送部31として機能する。光電変換部25aで生成された電荷はよりポテンシャルの低い電荷転送部31に移動する。この電荷移動の効率を上げるため、電荷転送部31のドーピングレベルを光電変換部25aと異なるものにし、ポテンシャルの傾斜を形成することができる。

[0034] MOS構造の転送ゲートTx1の隣に電荷蓄積領域27aが形成されている。電荷蓄積領域27aは、P型の井戸領域61に埋め込まれたN領域67で構成されている。N+領域69はリセット電極29aを構成し、電圧Vの配線に接続されている。N+領域67とN+領域69とはMOS構造のゲートR1に信号を加えることにより電氣的に接続される。

[0035] 図12に示すように、光電変換部25aと電荷転送部31との間にポテンシャルの段差が形成されている。この段差は、P+領域65またはN領域63のドーピングレベルを変えることにより実現することができる。または、ドーピングレベルは変えることなく、P+領域65の上方に部分的に電極を設けて電荷転送部31に電位与えることにより実現することができる。

[0036] 図8は、図7の画素ユニット25の回路図である。図4に示した従来の構造の回路図との相違は、電荷転送部31に対応してコンデンサC3が回路に含まれることである。

[0037] 図9は、この図7に示すこの発明の実施形態の利点を説明するための図である。この発明では、光電変換部25aに発生した電荷は、第1の電荷蓄積領域27aおよび第2の電荷蓄積領域27bのどちらかに振り分けられるにしろ、まず共通の電荷転送部31に移動し、電荷転送部31から第1また第2の電荷蓄積領域に振り分けられる。したがって、光電変換部25aの偏った位置に光りが当たり、電荷の生成位置に偏りがあっても、振り分ける際の偏りは小さい。したがって、差分信号の信頼性を向上させることができる。

[0038] 次に図10から図12を参照して、この発明の実施形態における処理の流れを説明する。まず、ステップ101においてリセット処理を行う。リセット処理で

は、振り分けゲートTx1、Tx2、リセットゲートR1、R2を開いてリセット電極29a、29bに電圧Vを加えて電荷蓄積領域27a、27b、すなわちコンデンサC1、C2を充電する。図11の信号波形図および図12の(B)はこの状態を示す。光電変換部においては、このリセット処理とともにリセットノイズとして知られる電荷がコンデンサに入り込む。このリセットノイズの発生した状態でコンデンサの電荷を読み取り、後に露光によって生じた電荷を蓄積した状態でコンデンサの電荷を読みとって、その差により露光によって生じた電荷を判定することが行われる。これによりリセットノイズをキャンセルした読み取りを行うことができる。この処理は、2重サンプリングと呼ばれている。この発明においても、後述する実施例において、2重サンプリングを行う。

[0039] ステップ103で露光サイクルのカウンタを0に設定する。図11を参照すると、露光サイクルは、投光器の光源の発光サイクルと同期している。一つの露光サイクルは、光源の発光に対応する第1露光期間（ステップ105に対応）と、光源が発光していない期間に対応する第2露光期間（ステップ107に対応）とを含む。露光サイクルの数nは、撮像環境に応じて数十から1000までの値とすることができる。露光サイクルごとにカウンタの値を1増やし（ステップ109）、カウンタの値がnに達すると（ステップ111）、出力処理が行われる（ステップ113）。

[0040] 図11を参照すると、第1露光期間に光電変換部に生成される電子は、Tx1ゲートを介して第1の電荷蓄積領域27aすなわちコンデンサC1に蓄積される。コンデンサC1はリセット処理により正の電荷で充電されているので、コンデンサC1の電荷はこれにより減少する。第2露光期間に光電変換部に生成される電子は、Tx2ゲートを介して第2の電荷蓄積領域27bすなわちコンデンサC2に蓄積される。n回の露光サイクルを繰り返した後、コンデンサC1に蓄積された電荷およびコンデンサC2に蓄積された電荷がゲートTを介して差分回路15によって読みとられる。

[0041] 図12を参照すると、(C)は、第1露光期間の開始時に振り分けゲートTx1が開かれたことを示す。(D)は、光電変換部25aで生成された電荷が電荷転送

部31を通り第1の電荷蓄積領域27aに移動する様子を示す。(E)は、第2露光期間の開始時に振り分けゲートTx2が開かれたことを示す。(F)は、光電変換部25aで生成された電荷が電荷転送部31から第2の電荷蓄積領域27bに移動する様子を示す。

[0042] 図12(G)は、2回目の露光サイクルの第1露光期間の開始時に振り分けゲートTx1が開かれたことを示す。(H)は、光電変換部25aで生成された電荷が第1の電荷蓄積領域27aに移動する様子を示す。このようにn回の露光サイクルが終了するまで、各露光サイクルで生成された電荷は、第1および第2の電荷蓄積領域27a、27bに蓄積される。

[0043] ドレインゲート

次に図13から15を参照して、ドレインゲートDおよびドレイン電極33を設けたこの発明の実施形態を説明する。図13は、図7に対応する画素ユニット25のレイアウト図で、同じ要素は同じ参照番号で示されている。図7の構造との相違は、電荷転送部31がドレインゲートDを介してドレイン電極33に接続されていることである。図14は、図13に対応する回路図であり、ドレインゲートDが加えられている。

[0044] 図15は、図13の画素ユニット25の露光サイクルにおける動作を示す。図15では、図11で示したリセット信号の記載を省略しているが、図11の場合と同様に、図13の画素ユニット25においてもリセット処理が行われる。リセット信号は、最初のドレインゲート信号と同じタイミングでリセットゲートR1、R2に加えられ、同時に振り分けゲートTx1、Tx2が開かれる。

[0045] ドレインゲートおよびドレイン電極は、光源の立ち上がり、立ち下がりに時間がかかるような場合、光電変換部での電荷生成の立ち上がり部分、立ち下がり部分を切り捨てて安定した状態の電荷を取り出す作用をする。図15を参照すると、ドレインゲートDは、光源の発光のタイミングに同期して光電変換部25aへの入射光の立ち上がり部分で開かれて電荷をドレイン電極に捨てる。電荷蓄積領域図15のタイミングチャートでは、ドレインゲートDは、入射光の立ち下がり部分でも開かれて電荷をドレインに捨てている。

[0046] 転送ゲート

次に図16から19を参照して電荷転送部31が転送ゲートTx0を介して光電変換部25aに接続された、この発明の一実施形態を説明する。図16に示す画素ユニットの構造は、転送ゲートTx0が光電変換領域25aと電荷転送部31との間に存在する点で、図7に示す画素ユニットの構造と相違する。図16において図7と同じ構成要素には図7と同じ参照番号が付されている。

[0047] 図17は、図16の画素ユニットの回路図であり、光電変換部の等価コンデンサC0と電荷転送部31の等価コンデンサC3との間に転送ゲートTx0が存在する。図18は、図12に対応するポテンシャル図で、(A)から(H)の状態図は図12における(A)から(H)に対応している。

[0048] (A) はなにも操作を加えていない時のポテンシャルを示す。(B)は、ゲートをすべて開いて前述のリセット処理をしている時のポテンシャルを示す。(C)は、露光によって、光電変換部25aに電荷が生成されている状態を示す。(D)は、転送ゲートTx0が開かれて電荷が電荷転送部31に移る状態を示す。(E)は振り分けゲートTx1が開かれて電荷が第1の電荷蓄積領域27aに移される状態を示す。(F)は、第2露光期間において光電変換部25aに電荷が生成される様子を示す。(G)は転送ゲートTx0が開かれて電荷が電荷転送部31に移される様子を示す。(H)は、振り分けゲートTx2が開かれて電荷が第2の電荷蓄積領域27bに移される様子を示す。

[0049] 転送ゲートTx0は電荷の振り分けを均一にする作用をする。振り分けゲートよりも長い時間開かれ、電荷転送部への電荷の転送時間は転送ゲートで決まるので、振り分けゲートのタイミングが多少変わっても結果にほとんど影響がない。

[0050] 図19は、図16の画素ユニット25のタイミング図である。転送ゲートTx0がある点で、図11のタイミング図と相違する。Tx0は、露光期間の終わり付近で開かれて電荷を電荷転送部31に移す作用をする。

[0051] ドレインゲート+転送ゲート

図20から図22を参照して、ドレインゲートおよび転送ゲートの両方を備え

た、この発明の実施形態を説明する。図20は図13に対応するこの実施形態の画素ユニット25のレイアウト図である。図13との相違は、転送ゲートTx0が光電変換部25aと電荷転送部31との間に設けられている点である。図21は、この実施形態の等価回路図である。

[0052] 図22は、この実施形態のタイミング図である。この実施形態では、露光サイクルの第1露光と第2露光との間の間隔が長く設定されている。そして、露光の立ち上がり時にドレインゲートDを開いて電荷転送部31の電荷を捨てている。ドレインゲートDを閉じると同時に転送ゲートTx0を開いて光電変換部25aで生成された電荷を電荷転送部31に移す。第1露光期間においては、転送ゲートTx0が開かれると同時に振り分けゲートTx1が開かれて電荷が電荷蓄積領域27aに移される。振り分けゲートTx1は、転送ゲートTx0を閉じた後も開き続ける。振り分けゲートTx1は、第2露光期間のための処理に入る直前まで開いておくことができる。このようにすることにより、電荷転送部31の電荷を完全に電荷蓄積領域27aに移すことができる。この実施形態は、光電変換部25aから電荷転送部31への電荷転送時間が短いとき、より有効である。

[0053] 次にこの発明のいくつかの変形例を説明する。

[0054] 光電変換部25aの形状

図23は、図20の実施形態における光電変換部25aの形状を楕形にした例である。このような楕形の形状にすることにより、光電変換部25aの各点の最小幅は電荷転送部31の最小幅より狭いので、イオン濃度（ドーピングレベル）を変えることなく、ポテンシャルを高くすることができ、ドリフトによる電荷の移動を早くすることができる。

[0055] 光電変換部25aの分割

図24は、図20に示す画素ユニット25の変形で、光電変換部25aは、微細な4つの光電変換部25a-1、25a-2、25a-3、25a-4から構成されている。これら4つの微細な光電変換部は、転送ゲートTx0-1、Tx0-2、Tx0-3、Tx0-4を介して共通の電荷転送部31に接続されている。4つの光電変換部のそれぞれが微細であるのでポテンシャルの傾斜が形成され、ドリフトによる電荷転送部31へ

の電荷の移動を早くすることができる。このように光電変換部25aを分割することにより、電荷の転送時間を短縮することができる。

[0056] MOSコンデンサ

これまでの実施形態において電荷蓄積領域27a、27bはMOS (Metal-Oxide-Silicon) 構造のコンデンサで構成することができる。MOSコンデンサは一般に知られている。図25は、図7の画素ユニット25において電荷蓄積領域27aおよび27bを分割して電荷蓄積領域の主要部をMOSコンデンサで構成した例を示す。同様にそのたの実施形態の電荷蓄積領域をMOSコンデンサで構成することができる。

[0057] マイクロレンズ

この発明の実施形態における画素ユニット25の光電変換部25aの光入射方向前方にマイクロレンズを配置して、集光率を向上させることができる。図26は、光電変換部25aが、4つの微細な光電変換部25a-1、25a-2、25a-3、25a-4で構成される実施形態において、それぞれの微細な光電変換部の前方にマイクロレンズ51を配置した実施例を示す。レンズをそれぞれの光電変換部25a-1、25a-2、25a-3、25a-4に合わせた数だけ設け位置合わせすることにより、光の無駄がなくなり、感度を向上させることができる。

[0058] 読み出し蓄積部

図27は、図23の実施形態において、電荷蓄積領域27a、27bの隣にゲートRT1、RT2を介して読み出し電荷蓄積領域41a、41bを設けた実施形態を示す。図28は、この等価回路であり、ゲートRTを介して読み出し電荷蓄積領域41aに対応するコンデンサC4、読み出し電荷蓄積領域41bに対応するコンデンサC5が示されている。

[0059] 図29は、読み出し電荷蓄積領域41a、41bを設けた図27の画素ユニットにおけるポテンシャルの状態（図の左側）と、このような電荷蓄積領域をもたない図23の画素ユニットにおけるポテンシャルの状態（図の右側）を対比して示す。（A）は、なにも操作がなされていない状態でのポテンシャル井戸の状態を示す。（B）は、前述した露光サイクル前のリセット処理におけるポテン

シャルの状態を示す。(C)は、n回の露光と電荷転送が行われた後、電荷蓄積領域27aに電荷がたまった状態を示す。左側のポテンシャル図では、読み出し電荷蓄積領域41aには、前の露光サイクルでの残りの電荷とノイズがたまっている。右側のポテンシャル図では、読み出し電荷蓄積領域は存在しないので、電荷蓄積領域27aの電荷が読み出される。

[0060] 左側のポテンシャル図では、(D)でリセットゲートR1を開いて電荷がリセットされる。(E)に示すように、読み出し電荷蓄積領域41aにノイズが残る。この状態で電位を読み出して記憶しておく。続いて(F)で、読み出し転送ゲートを開いて電荷蓄積領域27aの電荷を読み出し電荷蓄積領域41aに移す。この読み出し電荷蓄積領域41aの電位を読み出して、先の(E)で記憶した電位との差をとる。こうして、ノイズの影響を受けないで露光により蓄積された電荷に基づく電位を読み出すことができる。こうして、前述した2重サンプリングをこの発明においても実行することができる。

[0061] 図30は、この発明のもう一つの実施形態を示す。図7の実施例に対応する構成要素には図7と同じ参照番号を付している。この実施形態では、電荷蓄積領域27a、27bを短絡ゲートSまで延長し、短絡ゲートを介して電氣的に接続可能になっている。短絡ゲートはリセットゲートR1、R2と同様にMOS構造のゲートである。リセットゲートR1、R2を開いて電荷蓄積領域27a、27bをリセットするとき、これと同期させて短絡ゲートSを開き電荷蓄積領域27a、27bを電氣的に接続する。こうすることにより、リセット処理によって電荷蓄積領域27a、27bを均一な電位にリセットすることができる。リセット電極29a、29bに電位差があっても、短絡ゲートSの作用により、電荷蓄積領域27a、27bを同一電位にリセットすることができる。

[0062] 図31は、この発明のさらにもう一つの実施形態を示す。図30の実施例に対応する構成要素には図30と同じ参照番号を付している。この実施形態では、電荷蓄積領域27a、27bを延長した端部がリセット作用と短絡作用を兼ねる一つのゲートR/Sを介してリセット電極29に接続される。電荷蓄積領域27a、27bが一つのリセット電極29によりリセットされるので、電荷蓄積領域27a

、27bを同電位にリセットすることができる。

[0063] 図32は、図31の実施例の変形で、共通の読み出し部41を備える。読み出し部を共通にすることで、正確な差分を取るためのアンプの性能差による補正が不要になる。変形として、図31、32の実施例に上述の転送ゲート、ドレインゲートを追加することも可能である。

[0064] 以上にこの発明を具体的な実施例について説明したが、この発明はこのような実施例に限定されるものではない。

請求の範囲

- [1] 所定の周期で光を出す光源、および視野から受け取る光を光電変換するための画素ユニット配列の受光部を備えた撮像装置であって、
前記光源の発光と同期した露光周期で前記光電変換により生成した電荷を蓄積させるよう制御する制御装置を備え、
一つの前記露光周期は、光源からの光で照射された被写体からの反射光を受け取るための第1期間、および前記光源からの光を含まない環境光で照射された被写体からの光を受け取るための第2期間を含み、
前記受光部の各光電変換領域に接続された電荷転送部、前記第1期間に前記光電変換領域に生じた電荷を前記電荷転送部を介して受け取る第1の電荷蓄積領域、および前記第2期間に前記光電変換領域に生じた電荷を前記電荷転送部を介して受け取る第2の電荷蓄積領域を備える、
撮像装置。
- [2] 前記第1および第2の電荷蓄積領域は、 n 回の露光にわたって前記光電変換領域で生成される電荷を積分するよう構成されており、
前記 n 回の露光が終わったとき、前記第1および第2の電荷蓄積領域の電荷を取り出し、その差分をとる差分回路を備える、請求項1に記載の撮像装置。
- [3] 前記差分をとることにより、環境光による影響を取り除いた画像を形成する手段を備える、請求項2に記載の撮像装置。
- [4] 前記差分をとることにより得られた信号と前記光源の光との位相の差により被写体までの距離を算出する手段を備える、請求項2に記載の撮像装置。
- [5] 前記受光部のそれぞれの画素ユニットは楕型の光電変換領域を有し、前記電荷転送領域に接続されている、請求項1に記載の撮像装置。
- [6] 前記受光部のそれぞれの画素ユニットは複数個の小さな光電変換領域に分割されており、各画素ユニットの前記複数個の小さな光電変換領域は共通の前記電荷転送部に接続されている、請求項1に記載の撮像装置。
- [7] 前記第1および第2の電荷蓄積領域は、画素ユニットごとに前記複数の小


さな光電変換領域に共通である、請求項 6 に記載の撮像装置。

- [8] 前記電荷転送部はドレインゲートを介してドレイン電極に接続される、請求項 1 に記載の撮像装置。
- [9] 前記光源の立ち上がり、立ち下がりの期間、前記ドレインゲートを開いて前記電荷転送部の電荷をすてるよう構成された、請求項 8 に記載の撮像装置。
- [10] 前記光電変換領域および前記電荷転送部は埋め込みフォトダイオード構造で形成されており、各光電変換領域は転送ゲートを介して前記電荷転送部に接続されている、請求項 1 に記載の撮像装置。
- [11] 前記光電変換領域、前記電荷転送部、および前記第 1 および第 2 の電荷蓄積領域が埋め込みフォトダイオード構造で形成されている、請求項 10 に記載の撮像装置。
- [12] 前記受光部の受光面の前にマイクロレンズを備えた、請求項 1 に記載の撮像装置。
- [13] 前記電荷蓄積領域は、MOSキャパシタで形成されており、振り分けゲートを介して前記電荷転送部に接続されている、請求項 1 に記載の撮像装置。
- [14] 前記電荷蓄積領域は、読み出し転送ゲートを介して読み出し電荷蓄積領域に接続されている、請求項 1 に記載の撮像装置。
- [15] ゲートを介して前記電荷蓄積領域に隣接して設けられた読み出し電荷蓄積領域を備える、請求項 1 に記載の撮像装置。
- [16] 露光サイクルの終わりに前記読み出し電荷蓄積領域をリセットした後該電荷蓄積領域の電位を読み出して記憶しておき、続いて、前記電荷蓄積領域の電荷を該読み出し電荷蓄積領域に移し、該読み出し電荷蓄積領域の電位を読み出して、先に記憶した電位との差をとることにより、光電変換により生じた電荷を検出する、請求項 14 に記載の撮像装置。
- [17] 前記第 1 および第 2 の電荷蓄積領域をそれぞれリセット電位に接続する第 1 および第 2 のリセットゲートと、前記第 1 および第 2 の電荷蓄積領域を電氣的に接続することができる短絡ゲートとを備え、該短絡ゲートは、前記リ


セットゲートがオンにされるときのオンにされ、前記第 1 および第 2 の電荷蓄積領域を同電位にする、請求項 1 に記載の撮像装置。

- [18] 前記第 1 および第 2 の電荷蓄積領域をリセット電位に接続する共通のリセットゲートを備える、請求項 1 に記載の撮像装置。
- [19] 1 つまたは複数の埋め込みフォトダイオードによる光電変換領域に電荷転送部がつながり、そこから複数の振り分けゲートにより電荷を振り分けて電荷を蓄積する半導体撮像素子。
- [20] 前記光電変換領域と電荷転送部との間に転送ゲートを設けた請求項 19 に記載の撮像素子。


[図1]




[圖2]




[図3]



[図5]




[図6]




発生電子


[7]




[図8]




[図9]




[図10]




[図11]




[圖12]




[図13]




[図14]




[図15]




[16]




[図17]




[圖18]




[図19]




[図20]





[図21]




[図22]




[23][24]


[図25]




[図26]



[図27]




[図28]





[図29]

読み出し電荷蓄積部あり




読み出し電荷蓄積部なし




[30]

[31]



[図32]



INTERNATIONAL SEARCH REPORT

International application No.
PCT/JP2009/002537

A. CLASSIFICATION OF SUBJECT MATTER
H04N5/335(2006.01)i, G02B7/40(2006.01)i, H01L27/146(2006.01)i, H04N5/232(2006.01)i

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)
H04N5/335, G02B7/40, H01L27/146, H04N5/232

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Jitsuyo Shinan Koho	1922-1996	Jitsuyo Shinan Toroku Koho	1996-2009
Kokai Jitsuyo Shinan Koho	1971-2009	Toroku Jitsuyo Shinan Koho	1994-2009

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
X A	JP 8-122149 A (Nissan Motor Co., Ltd.), 17 May, 1996 (17.05.96), Par. Nos. [0006], [0036] to [0040]; Figs. 1, 32 & US 5705807 A	1-4, 8-15, 17-20 5-7, 16
A	JP 2008-060621 A (SSD Co., Ltd.), 13 March, 2008 (13.03.08), Full text; all drawings & WO 2008/015796 A1	1-20
A	JP 10-322599 A (Toshiba Corp.), 04 December, 1998 (04.12.98), Full text; all drawings & US 6501506 B1	1-20

Further documents are listed in the continuation of Box C. See patent family annex.

* Special categories of cited documents:	"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention
"A" document defining the general state of the art which is not considered to be of particular relevance	"X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone
"E" earlier application or patent but published on or after the international filing date	"Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art
"L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)	"&" document member of the same patent family
"O" document referring to an oral disclosure, use, exhibition or other means	
"P" document published prior to the international filing date but later than the priority date claimed	

Date of the actual completion of the international search 26 August, 2009 (26.08.09)	Date of mailing of the international search report 08 September, 2009 (08.09.09)
---	---

Name and mailing address of the ISA/ Japanese Patent Office	Authorized officer
Facsimile No.	Telephone No.

A. 発明の属する分野の分類 (国際特許分類 (IPC))
 Int.Cl. H04N5/335(2006.01)i, G02B7/40(2006.01)i, H01L27/146(2006.01)i, H04N5/232(2006.01)i

B. 調査を行った分野
 調査を行った最小限資料 (国際特許分類 (IPC))
 Int.Cl. H04N5/335, G02B7/40, H01L27/146, H04N5/232

最小限資料以外の資料で調査を行った分野に含まれるもの
 日本国実用新案公報 1922-1996年
 日本国公開実用新案公報 1971-2009年
 日本国実用新案登録公報 1996-2009年
 日本国登録実用新案公報 1994-2009年

国際調査で使用した電子データベース (データベースの名称、調査に使用した用語)

C. 関連すると認められる文献

引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号
X A A A	JP 8-122149 A (日産自動車株式会社) 1996.05.17, 段落【0006】、 【0036】～【0040】、図1、図32 & US 5705807 A JP 2008-060621 A (新世代株式会社) 2008.03.13, 全文、全図 & WO 2008/015796 A1 JP 10-322599 A (株式会社東芝) 1998.12.04, 全文、全図 & US 6501506 B1	1-4, 8-15, 17-20 5-7, 16 1-20 1-20

☐ C欄の続きにも文献が列挙されている。 ☐ パテントファミリーに関する別紙を参照。

<p>* 引用文献のカテゴリー 「A」特に関連のある文献ではなく、一般的技術水準を示すもの 「E」国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの 「L」優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献 (理由を付す) 「O」口頭による開示、使用、展示等に言及する文献 「P」国際出願日前で、かつ優先権の主張の基礎となる出願</p>	<p>の日の後に公表された文献 「T」国際出願日又は優先日後に公表された文献であって出願と矛盾するものではなく、発明の原理又は理論の理解のために引用するもの 「X」特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの 「Y」特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの 「&」同一パテントファミリー文献</p>
---	---

国際調査を完了した日 26.08.2009	国際調査報告の発送日 08.09.2009
国際調査機関の名称及びあて先 日本国特許庁 (ISA/J P) 郵便番号100-8915 東京都千代田区霞が関三丁目4番3号	特許庁審査官 (権限のある職員) 内田 勝久 電話番号 03-3581-1101 内線 3581