

(12) 特許協力条約に基づいて公開された国際出願

(19) 世界知的所有権機関  
国際事務局



(10) 国際公開番号

WO 2010/032842 A1

PCT

(43) 国際公開日  
2010年3月25日(25.03.2010)


- (51) 国際特許分類:  
H04B 10/10 (2006.01) H04B 10/14 (2006.01)  
H01L 27/14 (2006.01) H04B 10/22 (2006.01)  
H04B 10/04 (2006.01) H04B 10/26 (2006.01)  
H04B 10/06 (2006.01) H04B 10/28 (2006.01)  
H04B 10/105 (2006.01) H04N 5/335 (2006.01)
- (21) 国際出願番号: PCT/JP2009/066421
- (22) 国際出願日: 2009年9月18日(18.09.2009)
- (25) 国際出願の言語: 日本語
- (26) 国際公開の言語: 日本語
- (30) 優先権データ:  
特願 2008-240578 2008年9月19日(19.09.2008) JP
- (71) 出願人 (米国を除く全ての指定国について): 国立大学法人静岡大学(National University Corporation Shizuoka University) [JP/JP]; 〒4228529 静岡県静岡市駿河区大谷 8 3 6 Shizuoka (JP). 株式会社豊田中央研究所(KABUSHIKI KAISHA TOYOTA CHUO KENKYUSHO) [JP/JP]; 〒4801192 愛知県愛知郡長久手町大字長湫字横道 4 1 番地の 1 Aichi (JP).
- (72) 発明者: および
- (75) 発明者/出願人 (米国についてのみ): 川人 祥二 (KAWAHITO, Shoji). 高井 勇 (TAKAI, Isamu). 安藤 道則 (ANDO, Michinori).
- (74) 代理人: 三好 秀和, 外 (MIYOSHI, Hidekazu et al.); 〒1050001 東京都港区虎ノ門一丁目 2 番 8 号 虎ノ門琴平タワー Tokyo (JP).
- (81) 指定国 (表示のない限り、全ての種類の国内保護が可能): AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
- (84) 指定国 (表示のない限り、全ての種類の広域保護が可能): ARIPO (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW), ユーラシア

[続葉有]

(54) Title: INFORMATION ACQUISITION DEVICE AND OPTICAL COMMUNICATION SYSTEM

(54) 発明の名称: 情報取得装置及び光通信システム

[図4]



- 6 RECEPTION CONTROL/PROCESS CIRCUIT
- 231 RESET SIGNAL GENERATION CIRCUIT
- 232 SUB THRESHOLD VOLTAGE GENERATION CIRCUIT
- 233 READ-OUT SIGNAL GENERATION CIRCUIT

(57) Abstract: At least one ( $X_{ij}$ ) of the cells constituting a sensor array includes: a photoelectric conversion accumulation element (9) which generates and accumulates a signal charge; a potential detection circuit (14) which detects as a potential change, the signal charge generated by the photoelectric conversion accumulation element (9); an amplification circuit (15) which amplifies the potential change and outputs the potential to an output signal line ( $B_j$ ); and a selection circuit (19) arranged between the amplification circuit (15) and the output signal line ( $B_j$ ). The photoelectric conversion accumulation element (9) and the potential detection circuit (14) are connected in series between a first potential terminal (T1) and a second potential terminal (T2). The potential detection circuit (14) has an insulation gate type transistor (Tr14) which detects a potential change in a weak reverse state upon reception of an optical communication signal.

(57) 要約: センサアレイを構成する少なくとも1つのセル ( $X_{ij}$ ) が、信号電荷を生成して蓄積する光電変換蓄積素子 (9)、この光電変換蓄積素子 (9) が生成した信号電荷を電位の変化として検出する電位検出回路 (14)、電位の変化を増幅して出力信号線 ( $B_j$ ) に出力する増幅回路 (15)、増幅回路 (15) と出力信号線 ( $B_j$ ) との間に設けられた選択回路 (19) を備える。光電変換蓄積素子 (9) と電位検出回路 (14) とは第1電位端子 (T1) と第2電位端子 (T2) の間に直列に接続される。電位検出回路 (14) が、光通信信号の受信時に、電位の変化を弱反転状態で検出する絶縁ゲート型トランジスタ (Tr14) を有する。



WO 2010/032842 A1

(AM, AZ, BY, KG, KZ, MD, RU, TJ, TM), ヨーロッパ 添付公開書類:  
(AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, — 国際調査報告 (条約第 21 条(3))  
GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL,  
NO, PL, PT, RO, SE, SI, SK, SM, TR), OAPI (BF, BJ,  
CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN,  
TD, TG).

## 明 細 書

**発明の名称**： 情報取得装置及び光通信システム

### 技術分野

[0001] 本発明は、光通信信号情報を取得可能な情報取得装置及びこの情報取得装置を用いた光通信システムに関する。

### 背景技術

[0002] 特許文献 1 及び非特許文献 1 には、画像情報と光通信信号情報の双方を取得可能な情報取得装置の一例が開示されている。これら文献に開示される情報取得装置は、CMOS イメージセンサを利用しており、1 画素を構成する単位セルが画像情報を取得する機能と光通信信号情報を取得する機能を併せ持つことを特徴としている。図 18 に、これら文献に開示されるセルの回路構成の概略を示す。

[0003] 図 18 に示すように、従来の情報取得装置のセル 100 は、フォトダイオード 111 と、リセットトランジスタ 114 と、バッファ回路 115 と、読み出し用スイッチ SW100 と、2 つのモード切替用スイッチ SW200、300 と、電流アンプ回路 120 と、画像情報出力信号線 SL100 と、光通信信号情報出力信号線 SL110 を備えている。なお、フォトダイオード 111 の接合容量は、電荷蓄積用コンデンサ 112 として機能する。従来の情報取得装置においては、セル 100 で取得された画像情報は、画像情報出力信号線 SL100 を介して出力 OUT2 に提供される。セル 100 で取得された光通信信号情報は、光通信信号情報出力信号線 SL110 を介して出力 OUT1 に提供される。

[0004] 従来の情報取得装置の画像情報取得モードでは、モード切替用スイッチ SW200 がオフし、モード切替用スイッチ SW300 が接地側に接続される。パルス波のリセット信号  $V_{RST}$  がリセットトランジスタ 114 のゲート電極に入力してリセットトランジスタ 114 がオンすると、電荷蓄積用コンデンサ 112 の電荷量がリセット電圧  $V_R$  に応じて初期化される。初期化後は、リ

セットトランジスタ 114 がオフするので、バッファ回路 115 の入力側の配線（典型的には、浮遊拡散層で形成されることが多い）がフローティング状態となる。このため、バッファ回路 115 の入力電圧  $V_{FD}$  は、電荷蓄積用コンデンサ 112 に蓄積されている電荷量に応じて変動する。画像情報取得モードでは、読み出し用スイッチ SW100 のオン・オフを切換えることによって、電荷蓄積期間と電荷転送期間が切換えられる。読み出し用スイッチ SW100 がオフしている期間が電荷蓄積期間であり、読み出し用スイッチ SW100 がオンしている期間が電荷転送期間である。電荷蓄積期間においてセル 100 に光が入射すると、フォトダイオード 111 で電荷が生成される。生成した電荷が電荷蓄積用コンデンサ 112 に蓄積すると、バッファ回路 115 の入力電圧  $V_{FD}$  が低下する。所定期間が経過した後に読み出し用スイッチ SW100 をオンさせると、バッファ回路 115 を介して入力電圧  $V_{FD}$ （又は、入力電圧  $V_{FD}$  に応じた増幅電圧）が画像情報出力信号線 SL100 に転送される。これにより、出力 OUT2 には画像情報に応じた電圧信号が提供される。

- [0005] 従来の情報取得装置の光通信信号情報取得モードでは、モード切換用スイッチ SW200 がオンし、モード切換用スイッチ SW300 が電流アンプ回路 120 側に接続される。更に、光通信信号情報取得モードでは、リセットトランジスタ 114 及び読み出し用スイッチ SW100 の双方がオフ状態に制御される。この状態でセル 100 に光通信信号が入射すると、フォトダイオード 111 で電荷が生成し、微弱なダイオード電流が流れる。この微弱なダイオード電流は、電流アンプ回路 120 で増幅され、電気信号として出力 OUT1 に提供される。これにより、出力 OUT1 には光通信信号情報に応じた電流信号が提供される。

### 先行技術文献

### 特許文献

- [0006] 特許文献1：特開2003-258736号公報

### 非特許文献

- [0007] 非特許文献1：香川景一郎，西村智博，平井隆夫，太田淳，布下正宏，山崎康司，山田雅司，杉下正蔵，渡辺國寛、「BiCMOSプロセスを用いた光無線用LANビジョンチップの開発」、映像情報メディア学会、情報センシング・コンシューマエレクトロニクス研究会、社団法人映像情報メディア学会（ITE）技術報告（Technical Report）第26巻第26号、p. 35-40（東京、2002）

### 発明の概要

- [0008] （発明が解決しようとする課題）

図18に示す従来の情報取得装置のセル100は、光通信信号情報を取得するために、電流アンプ回路120を利用している。しかしながら、電流アンプ回路120の利用は、素子面積の増大、消費電力の増大、ノイズの発生という点で問題となる。なお、上記の従来技術の説明では、画像情報と光通信信号情報の双方を取得可能な情報取得装置を例にしてその課題を説明した。しかし、上記課題は、画像情報と光通信信号情報の双方を取得可能な情報取得装置の場合に限られない。光通信信号情報のみを取得可能な情報取得装置にも、電流アンプ回路を利用することによって、素子面積の増大、消費電力の増大、ノイズの発生という点で問題となる。

- [0009] 本発明は、素子面積の小型化、消費電力の低減化、ノイズの抑制が可能な情報取得装置、及びこの情報取得装置を用いた光通信システムを提供することを目的とする。

- [0010] （課題を解決するための手段）

本発明の第1の態様は、複数のセルを配置したセンサアレイと、セルのそれぞれの動作を制御し、セルのそれぞれから出力された信号を処理する周辺回路とを含む情報取得装置に関する。本発明の第1の態様に係る情報取得装置においては、複数のセルの内の少なくとも1つのセルが、信号電荷を生成して蓄積する光電変換蓄積素子と、この光電変換蓄積素子が生成した信号電荷を電位の変化として検出する電位検出回路と、電位の変化を増幅して出力信号線に出力する増幅回路とを備える。そして、光電変換蓄積素子と電位検

出回路とが、第1電位端子と第2電位端子の間に直列に接続され、電位検出回路が、光通信信号の受信時に、電位の変化を弱反転状態で検出する絶縁ゲート型トランジスタを有することを特徴とする。

[0011] 本発明の第2の態様は 光通信信号を送信する情報送信系と、複数のセルを配置したセンサアレイ、光通信信号を受信するようにセルのそれぞれの動作を制御し、複数のセルの内の少なくとも1つのセルから出力された光通信信号による信号を処理する周辺回路とを含む情報取得装置を有する情報受信系とを備える光通信システムに関する。本発明の第2の態様に係る光通信システムにおいては、少なくとも1つのセルが、光通信信号による信号電荷を生成して蓄積する光電変換蓄積素子と、この光電変換蓄積素子が生成した信号電荷を電位の変化として検出する電位検出回路と、電位の変化を増幅して出力信号線に出力する増幅回路とを備える。そして、光電変換蓄積素子と電位検出回路とが、第1電位端子と第2電位端子の間に直列に接続され、電位検出回路が、光通信信号の受信時に、電位の変化を弱反転状態で検出する絶縁ゲート型トランジスタを有することを特徴とする。

[0012] (発明の効果)

本発明によれば、電流アンプ回路を利用することがないので、素子面積の小型化、消費電力の低減化、ノイズの抑制が可能な情報取得装置、及びこの情報取得装置を用いた光通信システムを提供できる。

### 図面の簡単な説明

[0013] [図1]本発明の第1の実施の形態に係る光通信システムの概略の構成を説明するブロック図である。

[図2]本発明の第1の実施の形態に係る情報受信系が備える情報取得装置の一例としてのCMOS型センサアレイの半導体チップ上のレイアウトを説明する模式的平面図である。

[図3]本発明の第1の実施の形態に係る情報取得装置のセンサアレイの概略を示す模式的平面図である。

[図4]本発明の第1の実施の形態に係るセンサアレイを構成するセルの回路構

成の概略を示す図である。

[図5] 図4に係るセルの具体的な回路構成を示す図である。

[図6] 図6(a)は、本発明の第1の実施の形態に係る情報取得装置において、光通信信号の受信時と非受信時のリセットトランジスタ及び読み出しトランジスタの駆動方式を示す表で、図6(b)は、画像の撮像時と非撮像時のリセットトランジスタ及び読み出しトランジスタの駆動方式を示す表である。

[図7] 本発明の第1の実施の形態に係る情報取得装置のセンサアレイの光通信信号の受信時のセルの動作波形を示す図である。

[図8] 図8(a)は、本発明の第1の実施の形態に係る情報取得装置のセンサアレイのセルの構造の概略を説明する断面図で、図8(b)は、p型半導体基板の表面部の伝導帯の電位レベルを示す模式図である。

[図9] 本発明の第2の実施の形態に係るセンサアレイを構成するセルの具体的な回路構成を示す図である。

[図10] 本発明の第2の実施の形態に係る情報取得装置のセンサアレイのセルの構造の概略を説明する断面図である。

[図11] 本発明の第3の実施の形態に係るセンサアレイを構成するセルの具体的な回路構成を示す図である。

[図12] 図12(a)は、図11に示した第3の実施の形態に係る情報取得装置のセンサアレイのセルの構造の概略を説明する断面図で、図12(b)は、p型半導体基板の表面部の伝導帯の電位レベルを示す模式図である。

[図13] 本発明の第4の実施の形態に係るセンサアレイを構成するセルの回路構成を示す図である。

[図14] 図14(a)は、本発明の第4の実施の形態に係る情報取得装置において、光通信信号の受信時と非受信時のリセットトランジスタ及びバリアトランジスタの駆動方式を示す表で、図14(b)は、画像の撮像時と非撮像時のリセットトランジスタ及びバリアトランジスタの駆動方式を示す表である。

[図15]本発明の第4の実施の形態に係る情報取得装置の具体的な回路構成を示す図である。

[図16]本発明の第5の実施の形態に係る情報取得装置の具体的な回路構成を示す図である。

[図17]本発明の第6の実施の形態に係る情報取得装置の具体的な回路構成を示す図である。

[図18]従来のセンサレイを構成するセルの回路構成の概略を示す図である。

### 発明を実施するための形態

[0014] 次に、図面を参照して、本発明の第1～第6の実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。但し、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。又、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。

[0015] 又、以下に示す第1～第6の実施の形態は、本発明の技術的思想を具体化するための装置や方法を例示するものであって、本発明の技術的思想は、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。本発明の技術的思想は、請求項に記載された技術的範囲内において、種々の変更を加えることができる。

[0016] (第1の実施の形態)

#### ー光通信システムー

図1に示すように、本発明の第1の実施の形態に係る光通信システムは、情報送信系1と、画像情報と情報送信系1からの光通信信号情報の双方を取得することが可能な情報受信系2とを備える。ここでいう「画像情報」とは、撮像範囲内の光を所定期間積分した光強度のことをいい、「光通信信号情報」とは、光パルス信号波から成形されたデジタル情報のことをいう。情報



送信系 1 は、光源 3 と、その光源 3 を制御する情報送信用制御回路 4 を備えている。例えば、光源 3 には、発光ダイオードが用いられる。送信したいデジタル情報に基づいて、情報送信用制御回路 4 が発光ダイオードを点滅制御し、光通信信号を送信する。

[0017] 情報受信系 2 は、カメラ 5 と、そのカメラ 5 の動作を制御し、且つ、そのカメラ 5 が取得した画像情報及び光通信信号情報を処理する受信用制御・処理回路 6 を備えている。カメラ 5 には、本発明の第 1 の実施の形態に係る情報取得装置 7 が設けられている。情報取得装置 7 は、このカメラ 5 に搭載される CMOS 型センサアレイを含む。情報取得装置 7 は、撮像範囲内の光から明るさ（輝度）情報を取得する機能と光源 3 から送信される光通信信号から光通信信号情報を取得する機能の双方を備えていることを特徴としている。なお、情報取得装置 7 には、CMOS 型センサアレイ以外のデバイスを利用することも可能である。受信用制御・処理回路 6 は、取得された画像情報及び光通信信号情報を利用して様々な処理を実行する。受信用制御・処理回路 6 は、例えばパーソナルコンピュータ等に搭載される。但し、図 1 は情報送信系 1 及び情報受信系 2 の概略を説明する論理的なブロック図であり、現実のハードウェア構成としては、受信用制御・処理回路 6 の一部がカメラ 5 に搭載されていてもよく、受信用制御・処理回路 6 の一部が CMOS 型センサアレイと同一の半導体チップ上にモノリシックに集積化されていてもよい。

[0018] ー情報取得装置ー

本発明の第 1 の実施の形態に係る情報取得装置は、図 2 に示すように、センサアレイ 21 と周辺回路部（22, 23, 24,  $DCC_1 \sim DCC_m$ ）とを同一の半導体チップ上に集積化している。センサアレイ 21 には、2次元マトリクス状に多数のセル  $X_{ij}$ （ $i = 1 \sim m$ ;  $j = 1 \sim n$ ;  $m, n$  はそれぞれ整数である。）が配列されており、方形状の撮像領域を構成している。センサアレイ 21 に設けられているセル  $X_{ij}$  は、光通信信号情報を取得する機能を有するタイプ、画像情報を取得する機能を有するタイプ、光通信信号情報を取得

する機能と画像情報を取得する機能の双方を有するタイプのいずれかに該当する。そして、このセンサアレイ 2 1 の下辺部には、セル行  $X_{11} \sim X_{1m}$ ;  $X_{21} \sim X_{2m}$ ; ……;  $X_{n1} \sim X_{nm}$  方向に沿って水平走査回路 2 2 が設けられ、センサアレイ 2 1 の左辺部にはセル列  $X_{11} \sim X_{n1}$ ;  $X_{12} \sim X_{n2}$ ; ……;  $X_{1j} \sim X_{nj}$ ; ……;  $X_{1m} \sim X_{nm}$  方向に沿って垂直走査回路（垂直ドライバ回路） 2 3 が設けられている。垂直走査回路（垂直ドライバ回路） 2 3 及び水平走査回路 2 2 には、タイミング発生回路 2 4 が接続されている。

[0019] タイミング発生回路 2 4、水平走査回路 2 2 及び垂直走査回路（垂直ドライバ回路） 2 3 によってセンサアレイ 2 1 内のセル  $X_{ij}$  が順次走査され、セル信号の読み出しや電子シャッタ動作が実行される。即ち、本発明の第 1 の実施の形態に係る情報取得装置では、センサアレイ 2 1 を各セル行  $X_{11} \sim X_{1m}$ ;  $X_{21} \sim X_{2m}$ ; ……;  $X_{n1} \sim X_{nm}$  単位で垂直方向に走査することにより、各セル行  $X_{11} \sim X_{1m}$ ;  $X_{21} \sim X_{2m}$ ; ……;  $X_{n1} \sim X_{nm}$  のセル信号を各セル列  $X_{11} \sim X_{n1}$ ;  $X_{12} \sim X_{n2}$ ; ……;  $X_{1j} \sim X_{nj}$ ; ……;  $X_{1m} \sim X_{nm}$  毎に設けられた垂直出力信号線  $B_1$ ,  $B_2$ ,  $B_3$ , …,  $B_j$ , …,  $B_m$  によってセル信号を読み出す構成となっている。各垂直出力信号線  $B_1$ ,  $B_2$ ,  $B_3$ , …,  $B_j$ , …,  $B_m$  には、それぞれ直流成分除去回路  $DCC_1$ ,  $DCC_2$ ,  $DCC_3$ , …,  $DCC_j$ , …,  $DCC_m$  が接続されている。即ち、1 水平ライン毎に、対応するカラムの直流成分除去回路  $DCC_1 \sim DCC_m$  に信号電荷に依存したレベルを読み出し、それぞれの直流成分除去回路  $DCC_1 \sim DCC_m$  において直流成分の除去を行った後、水平走査を行う。

[0020] 例えば、図 3 に示すように、斜線で表されたセル行  $X_{i,j-2}$ ,  $X_{i,j-1}$ ,  $X_{i,j}$ ,  $X_{i,j+1}$ ,  $X_{i,j+2}$ ,  $X_{i,j+3}$ , … に沿って、光通信信号情報を取得する機能を有するセルが配置され、その他のセル行に画像情報を取得する機能を有するセルが配置される。あるいは、斜線で表されたセル行  $X_{i,j-2}$ ,  $X_{i,j-1}$ ,  $X_{i,j}$ ,  $X_{i,j+1}$ ,  $X_{i,j+2}$ ,  $X_{i,j+3}$ , … に沿って、光通信信号情報を取得する機能と画像情報を取得する機能の双方を有するセルが配置され、その他のセル行に画像情報のみを取得する機能を有するセルが配置される。あるいは、全てのセルが光通信信号情報を取得する機能と画像情報を取得する機能の双方を有していてもよい。

[0021] 図4に、図2に示した情報取得装置7のセンサアレイ21が有する複数のセルの内、光通信信号情報を取得する機能のみを有するセル行 $X_{i,j-2}$ ,  $X_{i,j-1}$ ,  $X_{i,j}$ ,  $X_{i,j+1}$ ,  $X_{i,j+2}$ ,  $X_{i,j+3}$ , …のセル $X_{ij}$ の回路構成の一例を示す。なお、セル $X_{ij}$ の回路構成は、画像情報を取得する機能を有するセルの回路構成と共通している。即ち、センサアレイ21内のセルは、全て共通した回路構成を有する。詳細は後述するが、光通信信号情報を取得するセルと画像情報を取得するセルの相違は、駆動方式が異なる点である。又、光通信信号情報を取得するセルは、出力信号線に直流成分除去回路が接続されている点でも画像情報を取得するセルから相違する。

[0022] 図4に示すように、第1の実施の形態に係る情報取得装置のセル $X_{ij}$ は、信号電荷を生成して蓄積する光電変換蓄積素子9と、この光電変換蓄積素子9が生成した信号電荷を電位の変化として検出する電位検出回路14と、電位の変化を増幅して出力信号線 $B_j$ に出力する増幅回路15と、増幅回路15と出力信号線 $B_j$ との間に設けられ、センサアレイ21の内の特定の行のセル $X_{ij}$ を選択する選択回路19とを備える。光電変換蓄積素子9と電位検出回路14とは、第1電位端子T1と第2電位端子T2の間に直列に接続されている。電位検出回路14は、光通信信号の受信時に、電位の変化を弱反転状態で検出する絶縁ゲート型トランジスタ（リセットトランジスタ） $T_{r14}$ を有する。光電変換蓄積素子9は、図4に示すように、信号電荷を生成するフォトダイオード11と、フォトダイオード11に並列に接続され、光電変換によって生成された電荷を蓄積する電荷蓄積用コンデンサ12とを有する。図4に示す光電変換蓄積素子9は等価回路表示であり、物理的構造の意味合いからは、電荷蓄積用コンデンサ12はフォトダイオード11の接合容量が主なる容量成分である。選択回路19は読み出し用スイッチSW10を有する。

[0023] 図4に示す回路構成をトランジスタ等の半導体素子レベルで記述すれば、フォトダイオード11とリセットトランジスタ $T_{r14}$ が、第1電位端子T1と第2電位端子T2の間に直列に接続されていることになる。フォトダイ

オード11のアノードが第1電位端子T1に接続されており、フォトダイオード11のカソードがリセットトランジスタTr14のソース電極に接続されており、リセットトランジスタTr14のドレイン電極が第2電位端子T2に接続されている。第1電位端子T1は、接地電位（低位電源）GNDに接続されている。第2電位端子T2は、リセット電圧 $V_R$ に接続されている。リセット電圧 $V_R$ は正の固定電位である。リセットトランジスタTr14のゲート電極は、第1制御信号入力端子T3に接続されている。第1制御信号入力端子T3は、垂直走査回路23に接続されている。

[0024] 垂直走査回路23は、リセットトランジスタTr14のゲート電極にパルス波のリセット信号を出力するリセット信号生成回路231と、リセットトランジスタTr14のゲート電極にサブスレッショルド電圧を出力するサブスレッショルド電圧生成回路232と、読み出し用スイッチSW10を制御する制御信号を生成する読み出し信号生成回路233とを備える。リセット信号生成回路231はリセット信号スイッチSW<sub>R</sub>を介して第1制御信号入力端子T3に接続され、サブスレッショルド電圧生成回路232はサブスレッショルド電圧スイッチSW<sub>th</sub>を介して第1制御信号入力端子T3に接続されている。リセットトランジスタTr14のゲート閾値電圧を $V_{th}$ とすると、サブスレッショルド電圧スイッチSW<sub>th</sub>を導通状態にすることにより、リセットトランジスタTr14のゲートには、サブスレッショルド電圧生成回路232から第1制御信号入力端子T3を介して、 $V_{gs} < V_{th}$ のゲート電圧 $V_{gs}$ が印加され、これによりリセットトランジスタTr14のゲート電極直下のチャネル領域の表面は弱反転状態となり、リセットトランジスタTr14はサブスレッショルド領域で動作する。

[0025] 読み出し信号生成回路233は第1の読み出し信号スイッチSW<sub>S1</sub>を介して第2制御信号入力端子T4に接続される画像情報を取得する際の信号伝達経路と、第2の読み出し信号スイッチSW<sub>S2</sub>を介して第2制御信号入力端子T4に接続される光通信信号情報を取得する際の信号伝達経路とを備え、読み出し用スイッチSW10は、第2制御信号入力端子T4に接続されている。リ

セット信号スイッチ  $SW_R$  は受信用制御・処理回路 6 からのリセット信号出力制御信号  $CS_R$  により開閉され、サブスレッシュホールド電圧スイッチ  $SW_{th}$  は受信用制御・処理回路 6 からのサブスレッシュホールド電圧出力制御信号  $CS_{th}$  により開閉され、第 1 の読み出し信号スイッチ  $SW_{s1}$  は受信用制御・処理回路 6 からの第 1 の読み出し信号出力制御信号  $CS_{s1}$  により開閉され、第 2 の読み出し信号スイッチ  $SW_{s2}$  は受信用制御・処理回路 6 からの第 2 の読み出し信号出力制御信号  $CS_{s2}$  により開閉される。

[0026] なお、図 4 に示す垂直走査回路 23 の構成は例示であり、図 4 に示す構成に限定されるものではない。例えば、垂直走査回路 23 は、リセットトランジスタ  $Tr_{14}$  と読み出し用スイッチ  $SW_{10}$  の駆動方式に係るデータを保存するメモリとメモリに格納されたデータによって、リセット信号スイッチ  $SW_R$ 、サブスレッシュホールド電圧スイッチ  $SW_{th}$ 、第 1 の読み出し信号スイッチ  $SW_{s1}$  及び第 2 の読み出し信号スイッチ  $SW_{s2}$  を制御する制御回路を有するように構成してもよい。この場合、メモリに格納される駆動方式に係るデータは逐次更新可能であり、垂直走査回路 23 の制御回路は、そのデータに基づいてリセットトランジスタ  $Tr_{14}$  と読み出し用スイッチ  $SW_{10}$  を制御する制御信号を第 1 制御信号入力端子  $T_3$  及び第 2 制御信号入力端子  $T_4$  に伝達するようにすることができる。

[0027] フォトダイオード 11 とリセットトランジスタ  $Tr_{14}$  の中間点  $P_{10}$  は、増幅回路 15 と読み出し用スイッチ  $SW_{10}$  を介して垂直出力信号線  $B_j$  に接続されている。増幅回路 15 と読み出し用スイッチ  $SW_{10}$  は、中間点  $P_{10}$  と出力信号線  $B_j$  の間に直列に接続されている。出力信号線  $B_j$  は、出力信号端子  $T_5$  に接続されている。出力信号端子  $T_5$  は、直流成分除去回路  $DC C_j$  に接続されている。直流成分除去回路  $DC C_j$  はアナログ／デジタル変換回路を有しており、セル  $X_{ij}$  で取得された光通信信号情報は、そのアナログ／デジタル変換回路でデジタル信号に変換され、出力  $V_{OUT1}$  に提供される。

[0028] 図 5 に、セル  $X_{ij}$  及び直流成分除去回路  $DC C_j$  の具体的な回路構成の一例を示す。図 5 に示すように、増幅回路 15 は、ソースフォロア回路で構成され

ており、バッファトランジスタ  $T_{r15}$  を備えている。図4において読み出し用スイッチ  $SW10$  で表現されていた選択回路19は、読み出しトランジスタ  $T_{r10}$  で構成されている。バッファトランジスタ  $T_{r15}$  のゲート電極はフォトダイオード11のカソードに接続されており、ドレイン電極は高位電源  $V_{DD}$  に接続されており、ソース電極は読み出しトランジスタ  $T_{r10}$  に接続されている。読み出しトランジスタ  $T_{r10}$  のゲート電極は、第2制御信号入力端子  $T4$  に接続されており、ドレイン電極は増幅回路15に接続されており、ソース電極は出力信号線  $B_j$  に接続されている。

[0029] 直流成分除去回路  $DCC_j$  は、バンドパスフィルタ回路16aとコンパレータ回路16b（アナログ／デジタル変換回路の一例）を備えている。バンドパスフィルタ回路16aとコンパレータ回路16bには、比較電圧  $V_{COM}$  が入力している。バンドパスフィルタ回路16aは、光通信信号のキャリア周波数周辺の周波数を通過させるように、カットオフ周波数が設定されている。これにより、光通信信号から直流成分を除去するとともに、光通信信号以外のノイズ成分を除去することができる。コンパレータ回路16bは、バンドパスフィルタ回路16aを通過した信号成分をパルス化し、光通信信号をデジタル情報に復元する。なお、増幅回路15、選択回路19及び直流成分除去回路  $DCC_j$  に係る回路構成は、図5に示す回路構成例に代えて他の回路構成を利用することもできる。

[0030] 図6(a)に、光通信信号情報を取得するセル  $X_{ij}$  において、光通信信号の受信時と非受信時におけるリセットトランジスタ  $T_{r14}$  及び読み出しトランジスタ  $T_{r10}$  の駆動方式を示す。参照のために、図6(b)には、センサアレイ21内の他の画像情報を取得するセルにおいて、画像の撮像時と非撮像時におけるリセットトランジスタ  $T_{r14}$  及び読み出しトランジスタ  $T_{r10}$  の駆動方式を示す。

[0031] まず、図5に示すように、リセットトランジスタ  $T_{r14}$  及び読み出しトランジスタ  $T_{r10}$  が  $nMOSFET$  であるとして、画像情報を取得するセルに関して説明する。図6(b)に示すように、画像の撮像時は、電荷蓄積

用コンデンサ12の電荷量を初期化するために、リセットトランジスタ $T_{r14}$ のゲート電極にパルス波のリセット信号としてハイレベルの電圧（オン信号）が入力し、リセットトランジスタ $T_{r14}$ がオンする。リセットトランジスタ $T_{r14}$ は、初期化後において、パルス波のリセット信号としてローレベルの電圧（オフ信号）が入力しオフ状態に制御される。読み出しトランジスタ $T_{r10}$ は、電荷蓄積期間にローレベルの電圧（オフ信号）が印加されオフし、電荷転送期間にハイレベルの電圧（オン信号）が印加されオンするようにパルス波の読み出し信号により制御される。電荷蓄積期間においてセル $X_{ij}$ に光が入射すると、フォトダイオード11で電荷が生成される。生成した電荷が電荷蓄積用コンデンサ12に蓄積すると、増幅回路15の入力電圧 $V_{FD}$ が低下する。所定期間が経過した後に読み出しトランジスタ $T_{r10}$ をオンさせると、増幅回路15を介して入力電圧 $V_{FD}$ （又は、入力電圧 $V_{FD}$ に応じた増幅電圧）が出力信号線 $B_j$ に転送される。画像情報を取得するセル $X_{ij}$ では、出力信号線 $B_j$ が受信用制御・処理回路6（図1参照。）の画像情報処理回路に接続されている。画像情報処理回路により、画像情報を取得するセルでは、画像情報を取得することができる。画像の非撮像時は、リセットトランジスタ $T_{r14}$ 及び読み出しトランジスタ $T_{r10}$ のいずれもローレベルの電圧（オフ信号）が印加されオフ状態に制御される。

[0032] 一方、図6（a）に示すように、光通信信号情報を取得するセル $X_{ij}$ は、画像情報を取得するセルとは明らかに異なる駆動方式で駆動される。光通信信号の受信時は、リセットトランジスタ $T_{r14}$ 及び読み出しトランジスタ $T_{r10}$ がいずれもオン状態に制御される。光通信信号の非受信時は、リセットトランジスタ $T_{r14}$ 及び読み出しトランジスタ $T_{r10}$ のいずれもオフ状態に制御される。

[0033] 図7に、光通信信号の受信時におけるセルの動作波形を示す。図7（a）はフォトダイオード11が無負荷状態と仮定した場合のセル $X_{ij}$ に入射する光通信信号に応じて変動するフォトダイオード電流 $I_{ph}$ であり、図7（b）はフォトダイオード11に接続されたリセットトランジスタ $T_{r14}$ に流れるド

レイン電流  $I_d$  であり、図 7 (c) は増幅回路 15 の入力電圧  $V_{FD}$  であり、図 7 (d) はアナログ／デジタル変換回路 16 で変換された後の出力  $V_{OUT1}$  である。

[0034] 図 7 (a) に示すように、フォトダイオード 11 が無負荷状態では、光通信信号に応じてフォトダイオード電流  $I_{ph}$  もハイとローを繰り返す。タイミング  $t_1$ ,  $t_3$  で光通信信号がローからハイに変化すると、フォトダイオード 11 で電荷が生成され、フォトダイオード電流  $I_{ph}$  もローからハイに変化する。光通信信号情報を取得するセル  $X_{ij}$  では、フォトダイオード 11 に接続されたリセットトランジスタ  $T_{r14}$  のゲートにサブスレッショルド電圧生成回路 232 からサブスレッショルド電圧スイッチ  $SW_{th}$  を介して  $V_{gs} < V_{th}$  のゲート電圧  $V_{gs}$  が印加され、弱反転状態で拡散電流が流れるように設定されているので、図 7 (b) に示すようにフォトダイオード電流  $I_{ph}$  に呼応してドレイン電流  $I_d$  も流れる。 $V_{gs} < V_{th}$  のサブスレッショルド領域では、リセットトランジスタ  $T_{r14}$  のドレイン電流は微少であるので、フォトダイオード 11 で生成した電荷は、電荷蓄積用コンデンサ 12 に蓄積される。これにより、リセットトランジスタ  $T_{r14}$  のソース電極の電位が低下する。サブスレッショルド領域におけるリセットトランジスタ  $T_{r14}$  のドレイン電流  $I_d$  は：

$$I_d = I_{so} \exp(q V_{gs} / n k T) \{ 1 - \exp(-q V_{ds} / k T) \} \quad \dots (1)$$

のようになる。ここで  $I_{so}$  は構造に依存した常数、 $q$  は素電荷、 $k$  はボルツマン定数、 $T$  は絶対温度、 $n$  は理想化定数である。リセットトランジスタ  $T_{r14}$  のソース・ドレイン間電圧  $V_{ds}$  は  $k T / q = V_T$  を熱抵抗として、 $V_{ds} \gg V_T$  であるので、式(1)は、

$$I_d = I_{so} \exp(q V_{gs} / n k T) \quad \dots (2)$$

となる。実際には、第 1 電位端子  $T_1$  と第 2 電位端子  $T_2$  の間に抵抗成分  $R$  と容量成分  $C$  とによる時定数  $\tau = RC$  が存在する。リセットトランジスタ  $T_{r14}$  の弱反転状態における動作抵抗  $R_{op}$  は、式(2)をゲートソース間電圧  $V_{ds}$  で微分して：

$$R_{op} = n V_T / I_p \quad \dots (3)$$



となる。リセットトランジスタ  $T_{r14}$  のバルクの抵抗等、他の内部抵抗成分を無視すれば、第1電位端子  $T_1$  と第2電位端子  $T_2$  の間の時定数  $\tau$  は、増幅回路 15 の入力側の配線の寄生容量を  $C_{FD}$  とすると：

$$\tau = nC_{FD} V_T / I_p \quad \dots (4)$$

となる。よって、ドレイン電流  $I_d$  の大きさは、図7 (b) に示すような立ち上がり特性で立ち上がる。即ち、フォトダイオード電流  $I_{ph}$  がハイレベルの時のドレイン電流  $I_d$  の大きさは：

$$I_d = I_p / \{ 1 + (I_p / I_{dM} - 1) \exp(-t / \tau) \} \quad \dots (5)$$

で表すことができる。図7 (a) 及び (b) に示すように、 $I_p$  はドレイン電流  $I_d$  及びフォトダイオード電流  $I_{ph}$  の最大値であり、 $I_{dM}$  はドレイン電流  $I_d$  の最小値である。リセットトランジスタ  $T_{r14}$  のソース電極の電位の低下に応じてドレイン電流  $I_d$  が流れると、リセットトランジスタ  $T_{r14}$  のサブスレッショルド領域における内部抵抗分の電圧降下により、図7 (c) に示すように、増幅回路 15 の入力電圧  $V_{FD}$  も変動する。

[0035] タイミング  $t_2$ ,  $t_4$  で光通信信号がハイからローに変化すると、フォトダイオード 11 で電荷の生成が停止する。しかし、リセットトランジスタ  $T_{r14}$  が弱反転状態に設定されているので、図7 (b) に示すように、ドレイン電流  $I_d$  は時定数  $\tau$  で減衰しながら、電荷蓄積用コンデンサ 12 に向けて流れ続ける。即ち、フォトダイオード電流  $I_{ph}$  がローレベルの時のドレイン電流  $I_d$  の大きさは：

$$I_d = (I_p - I_{dM}) \exp(-t / \tau) + I_{dM} \quad \dots (6)$$

で表すことができる。 $I_p \gg I_{dM}$ , 且つ  $t \gg \tau$  の条件では、式 (6) は：

$$I_d = I_p / (1 + t / \tau) \quad \dots (7)$$

で近似できる。即ち、電荷蓄積用コンデンサ 12 に蓄積されていた電荷がリセットトランジスタ  $T_{r14}$  を介し、時定数  $\tau$  で放電され、図7 (c) に示すように、増幅回路 15 の入力電圧  $V_{FD}$  が増加する。これにより、増幅回路 15 の入力電圧  $V_{FD}$  は、フォトダイオード電流  $I_{ph}$  がローとハイの間で変化するのに応じて脈動する。この脈動する増幅回路 15 の入力電圧  $V_{FD}$  は、増幅

回路15を介して出力信号線B<sub>j</sub>に読み出される。直流成分除去回路DCC<sub>j</sub>は、図7(d)に示すように、脈動する入力電圧V<sub>FD</sub>に応じたデジタル信号を生成する。このデジタル信号は、光通信信号に応じた変動を示す。このようにして、セルX<sub>ij</sub>は、光通信信号情報を取得することができる。

[0036] 式(4)～(7)に示すように、寄生容量C<sub>FD</sub>を十分に小さくすれば、微小な光電流振幅I<sub>p</sub>に対して高速に応答させることが可能になることが分かる。例えば、寄生容量C<sub>FD</sub>を2.5pFとし、振幅I<sub>p</sub>を100pAとすると、常温(27℃)における時定数τは0.65μsとなる。時定数の10倍が光通信信号の周期とすると、100kHz以上のビットレートで通信が可能になる。

[0037] 図8(a)に示すように、本発明の第1の実施の形態に係るセンサアレイ21のセルX<sub>ij</sub>は、第1導電型(p型)の半導体層11bと、半導体層11bの上に配置された第2導電型(n型)の表面埋込領域11aを備える。表面埋込領域11aは受光カソード領域(電荷生成領域)として機能し、表面埋込領域(受光カソード領域)11aの直下の半導体層11bが受光アノード領域として機能することにより、表面埋込領域11aと半導体層11bでフォトダイオード11を構成している。表面埋込領域(受光カソード領域)11aの上部には、接地電位(低位電源)GNDに接続された第1導電型(p<sup>+</sup>型)のピニング層31と浮遊拡散領域となる第2導電型(n<sup>+</sup>型)の電荷蓄積領域32が配置されている。ピニング層31は、ダーク時の表面でのキャリアの生成を抑制する層であり、ダーク電流削減のために好ましい層として用いている。ダーク電流が問題とならない用途(応用)等では、構造上、ピニング層31を省略しても構わない。又、「第1導電型の半導体領域」として半導体基板11bを用いる代わりに、不純物密度4×10<sup>17</sup>cm<sup>-3</sup>程度以上、1×10<sup>21</sup>cm<sup>-3</sup>程度以下の第1導電型(p<sup>+</sup>型)の半導体基板と、半導体基板の上に配置され、半導体基板より不純物密度の方が低い第1導電型(p型)のエピタキシャル成長層の2層構造を形成し、第1導電型のエピタキシャル成長層を「第1導電型の半導体領域」として採用してもよい。

- [0038] そして、図8(a)の右側に示すように、第1導電型の半導体層11bの表面には、電荷蓄積領域32と離間して、リセットトランジスタTr14の第2導電型(n<sup>+</sup>型)のリセットドレイン領域33が配置されている。電荷蓄積領域32は、リセットトランジスタTr14のリセットソース領域としても機能することとなる。半導体層11bの上にはゲート絶縁膜142が形成されている。ゲート絶縁膜142としては、シリコン酸化膜(SiO<sub>2</sub>膜)が好適であるが、シリコン酸化膜(SiO<sub>2</sub>膜)以外の種々の絶縁膜を用いた絶縁ゲート型トランジスタ(MISトランジスタ)の絶縁ゲート構造をなしてもよい。例えば、シリコン酸化膜(SiO<sub>2</sub>膜)／シリコン窒化膜(Si<sub>3</sub>N<sub>4</sub>膜)／シリコン酸化膜(SiO<sub>2</sub>膜)の3層積層膜からなるONO膜でもよい。更には、ストロンチウム(Sr)、アルミニウム(Al)、マグネシウム(Mg)、イットリウム(Y)、ハフニウム(Hf)、ジルコニウム(Zr)、タンタル(Ta)、ビスマス(Bi)のいずれか1つの元素を少なくとも含む酸化物、又はこれらの元素を含むシリコン窒化物等がゲート絶縁膜142として使用可能である。ゲート絶縁膜142上には、リセットゲート電極141が配置され、電荷蓄積領域32、リセットゲート電極141及びリセットドレイン領域33とでリセットトランジスタTr14としてのnMOSFETを構成している。
- [0039] 電荷蓄積領域32には、図8(a)に示すように、増幅回路15を構成するバッファトランジスタTr15のゲート電極が接続されている。バッファトランジスタTr15のドレイン電極は高位電源V<sub>DD</sub>に接続され、ソース電極は読み出しトランジスタTr10のドレイン電極に接続されている(図5参照)。図8(a)に示した断面構造において、半導体層11bを不純物密度 $6 \times 10^{11} \text{ cm}^{-3}$ 程度以上、 $2 \times 10^{15} \text{ cm}^{-3}$ 程度以下のシリコン基板とすれば、通常のCMOSプロセスが採用できる。
- [0040] 図8(b)は、リセットゲート電極141にハイレベルの電圧が印加され、リセットトランジスタTr14が導通状態になっているときの、半導体層11bの表面部における伝導帯の電位レベルを示す。電荷生成領域(受光ア

ノード領域)で生成されたキャリア(電子)は、電荷生成領域の直上の表面埋込領域11aの一部に設けられ、表面埋込領域11aよりもポテンシャルレベルの低い電荷蓄積領域32に注入される。表面埋込領域11aの不純物密度を電荷蓄積領域32の不純物密度よりも低く設定することにより、フォトダイオード11を完全空乏化電位で動作させ、そのキャパシタンスの大きさが電荷蓄積領域32での応答とは無関係にし、寄生容量 $C_{FD}$ を小さくすることができる。このため、フォトダイオード11の面積を十分に確保しながら、光通信信号に対して高速で応答することが可能になる。

[0041] 本発明の第1の実施の形態に係る情報取得装置によれば、光通信信号を受信時にリセットトランジスタ $T_{r14}$ を弱反転状態で動作させるようにしているので、微弱な光通信信号を受信した場合であっても、リセットトランジスタ $T_{r14}$ に流れるドレイン電流 $I_d$ が大きな値に増幅され、増幅回路15への入力電圧 $V_{FD}$ が大きくなるので、より高感度な光通信信号の検出が可能となる。又、第1の実施の形態に係る情報取得装置は、従来の技術のような電流アンプ回路を利用していないので、素子面積の小型化、消費電力の低減化、ノイズの抑制が可能である。特に、小型化された構造で、画像情報と光通信信号情報の双方を取得し、処理することが可能な情報取得装置を提供することができる。

[0042] 更に、本発明の第1の実施の形態によれば、第1の実施の形態に係る情報取得装置を有する情報受信系に、光通信信号を送信する情報送信系とを組み合わせた構成にすることにより、高感度、小型化、低消費電力、低ノイズの光通信システムを提供できる。

[0043] (第2の実施の形態)

図示を省略するが、本発明の第2の実施の形態に係る光通信システムは、図1に示したブロック図と同様に、情報送信系1と、画像情報と情報送信系1からの光通信信号情報の双方を取得することが可能な情報受信系2とを備え、情報受信系2のカメラ5が備える情報取得装置7は、画像情報を取得する機能と光通信信号から光通信信号情報を取得する機能の双方を備えている

。更に、本発明の第2の実施の形態に係る情報取得装置は、図2に示したのと同様に、一態様として、センサアレイ21と周辺回路部(22, 23, 24,  $DCC_1 \sim DCC_m$ )とを同一の半導体チップ上に集積化することが可能であるが、センサアレイ21を構成するセル $X_{ij}$ ( $i = 1 \sim m$ ;  $j = 1 \sim n$ ;  $m, n$ はそれぞれ整数である。)の構造が、図9に示すように第1の実施の形態に係る情報取得装置7とは異なる。

[0044] MOSFETのチャネル長が短くなると半導体表面が反転しやすくなるので、nMOSFETの場合、ゲート閾値電圧が次第に負の方向にシフトし、サブスレッショルド電圧の設定が次第に困難になる。図9に示すように、第2の実施の形態に係る情報取得装置のセル $X_{ij}$ は、信号電荷を生成して蓄積する光電変換蓄積素子9と、この光電変換蓄積素子9が生成した信号電荷を電位の変化として検出する電位検出回路14と、電位の変化を増幅して出力信号線 $B_j$ に出力する増幅回路15と、増幅回路15と出力信号線 $B_j$ との間に設けられ、センサアレイ21の内の特定の行のセル $X_{ij}$ を選択する選択回路19とを備える。光電変換蓄積素子9と電位検出回路14とは、第1電位端子T1と第2電位端子T2の間に直列に接続されている。電位検出回路14は、光通信信号の受信時に、電位の変化を弱反転状態で検出するpMOSFETをリセットトランジスタ $T_{r14}$ として有する。一方、増幅回路15はnMOSFETをバッファトランジスタ $T_{r15}$ として有し、選択回路19はnMOSFETを読み出しトランジスタ $T_{r10}$ として有する。光電変換蓄積素子9は、図9に示すように、信号電荷を生成するフォトダイオード11と、フォトダイオード11に並列に接続され、光電変換によって生成された電荷を蓄積する電荷蓄積用コンデンサ12とを有する。第1の実施の形態で説明したとおり、図9に示す光電変換蓄積素子9は等価回路表示であり、物理的構造の意味合いからは、電荷蓄積用コンデンサ12はフォトダイオード11の接合容量が主なる容量成分である。

[0045] 図9に示す回路構成をトランジスタ等の半導体素子レベルで記述すれば、第2の実施の形態に係る情報取得装置のセンサアレイ21を構成するセル $X_{ij}$

は、第2電位端子T2を介してドレイン電極をリセット電圧 $V_R$ に接続し、ゲート電極を第1制御信号入力端子T3に接続したpMOSFETであるリセットトランジスタ $T_{r14}$ と、リセットトランジスタ $T_{r14}$ のソース電極にカソードを接続し、アノードを第1電位端子T1を介して接地電位（低位電源）GNDに接続したフォトダイオード11と、フォトダイオード11とリセットトランジスタ $T_{r14}$ の中間点P10の電位をゲート電極に入力し、ドレイン電極を高位電源 $V_{DD}$ に接続したnMOSFETであるバッファトランジスタ $T_{r15}$ と、ドレイン電極をバッファトランジスタ $T_{r15}$ のソース電極に接続し、ゲート電極を第2制御信号入力端子T4に接続し、ソース電極を出力信号線 $B_j$ に接続したnMOSFETである読み出しトランジスタ $T_{r10}$ とを備える。出力信号線 $B_j$ に接続される直流成分除去回路 $DCC_j$ の回路構成は、第1の実施の形態に係る情報取得装置と同様であるので、重複した説明を省略する。

[0046] 詳細な構造の図示を省略するが、図4に示したのと同様に、垂直走査回路23は、リセットトランジスタ $T_{r14}$ のゲート電極にパルス波のリセット信号を出力するリセット信号生成回路231と、リセットトランジスタ $T_{r14}$ のゲート電極にサブスレッシュヨルド電圧を出力するサブスレッシュヨルド電圧生成回路232と、読み出しトランジスタ $T_{r10}$ を制御する制御信号を生成する読み出し信号生成回路233とを備える。リセット信号生成回路231はリセット信号スイッチ $SW_R$ を介して第1制御信号入力端子T3に接続され、サブスレッシュヨルド電圧生成回路232はサブスレッシュヨルド電圧スイッチ $SW_{th}$ を介して第1制御信号入力端子T3に接続されている。リセットトランジスタ $T_{r14}$ のゲート閾値電圧を $V_{th}$ とすると、サブスレッシュヨルド電圧スイッチ $SW_{th}$ を導通状態にすることにより、リセットトランジスタ $T_{r14}$ のゲートには、サブスレッシュヨルド電圧生成回路232から第1制御信号入力端子T3を介して、 $V_{gs} < V_{th}$ のゲート電圧 $V_{gs}$ が印加され、これによりリセットトランジスタ $T_{r14}$ はサブスレッシュヨルド領域で動作する。読み出し信号生成回路233は第1の読み出し信号スイッチ $SW_{S1}$ を介して第2

制御信号入力端子 T 4 に接続される画像情報を取得する際の信号伝達経路と、第 2 の読み出し信号スイッチ  $SW_{s2}$  を介して第 2 制御信号入力端子 T 4 に接続される光通信信号情報を取得する際の信号伝達経路とを備え、読み出しトランジスタ  $Tr 10$  は、第 2 制御信号入力端子 T 4 に接続されている。リセット信号スイッチ  $SW_R$  は受信用制御・処理回路 6 からのリセット信号出力制御信号  $CS_R$  により開閉され、サブスレッシュヨルド電圧スイッチ  $SW_{th}$  は受信用制御・処理回路 6 からのサブスレッシュヨルド電圧出力制御信号  $CS_{th}$  により開閉され、第 1 の読み出し信号スイッチ  $SW_{s1}$  は受信用制御・処理回路 6 からの第 1 の読み出し信号出力制御信号  $CS_{s1}$  により開閉され、第 2 の読み出し信号スイッチ  $SW_{s2}$  は受信用制御・処理回路 6 からの第 2 の読み出し信号出力制御信号  $CS_{s2}$  により開閉される。

[0047] 図 9 に示すセル  $X_{ij}$  の構造において、画像の撮像時は、電荷蓄積用コンデンサ 12 の電荷量を初期化するために、pMOSFET であるリセットトランジスタ  $Tr 14$  のゲート電極にパルス波のリセット信号としてローレベルの電圧（オン信号）が入力し、リセットトランジスタ  $Tr 14$  がオンする。リセットトランジスタ  $Tr 14$  は、初期化後において、パルス波のリセット信号としてハイレベルの電圧（オフ信号）がゲート電極に入力しオフ状態に制御される。nMOSFET である読み出しトランジスタ  $Tr 10$  は、電荷蓄積期間にローレベルの電圧（オフ信号）がゲート電極に印加されオフし、電荷転送期間にハイレベルの電圧（オン信号）がゲート電極に印加されオンするようにパルス波の読み出し信号により制御される。電荷蓄積期間においてフォトダイオード 11 で生成した電荷が電荷蓄積用コンデンサ 12 に蓄積すると、増幅回路 15 の入力電圧  $V_{FD}$  が低下する。所定期間が経過した後に読み出しトランジスタ  $Tr 10$  をオンさせると、増幅回路 15 を介して入力電圧  $V_{FD}$ （又は、入力電圧  $V_{FD}$  に応じた増幅電圧）が出力信号線  $B_j$  に転送される。画像の非撮像時は、リセットトランジスタ  $Tr 14$  のゲート電極にはハイレベルの電圧（オフ信号）が印加され、読み出しトランジスタ  $Tr 10$  のゲート電極にはローレベルの電圧（オフ信号）が印加され、いずれもオフ状

態に制御される。

[0048] 図7(a)に示したのと同様に、タイミング  $t_1$ ,  $t_3$  で光通信信号がローからハイに変化すると、フォトダイオード11で電荷が生成され、フォトダイオード電流  $I_{ph}$  もローからハイに変化する。リセットトランジスタ  $T_{r14}$  のゲートにサブスレッショルド電圧生成回路232からサブスレッショルド電圧スイッチ  $SW_{th}$  を介して  $V_{gs} < V_{th}$  のゲート電圧  $V_{gs}$  が印加されると、リセットトランジスタ  $T_{r14}$  は弱反転状態となり、フォトダイオード11で生成した電荷は、電荷蓄積用コンデンサ12に蓄積され、リセットトランジスタ  $T_{r14}$  のソース電極の電位が低下する。リセットトランジスタ  $T_{r14}$  のソース電極の電位の低下に応じてドレイン電流  $I_d$  が流れると、リセットトランジスタ  $T_{r14}$  のサブスレッショルド領域における内部抵抗分の電圧降下により、図7(c)に示したのと同様に増幅回路15の入力電圧  $V_{FD}$  も変動する。

[0049] タイミング  $t_2$ ,  $t_4$  で光通信信号がハイからローに変化すると、フォトダイオード11で電荷の生成が停止する。しかし、リセットトランジスタ  $T_{r14}$  が弱反転状態に設定されているので、図7(b)に示したのと同様にドレイン電流  $I_d$  は時定数  $\tau$  で減衰しながら、電荷蓄積用コンデンサ12に向けて流れ続け、図7(c)に示したのと同様に増幅回路15の入力電圧  $V_{FD}$  が増加する。これにより、増幅回路15の入力電圧  $V_{FD}$  は、フォトダイオード電流  $I_{ph}$  がローとハイの間で変化するのに応じて脈動する。この脈動する増幅回路15の入力電圧  $V_{FD}$  は、増幅回路15を介して出力信号線  $B_j$  に読み出される。

[0050] 第1の実施の形態に係る情報取得装置7においては、リセットトランジスタ  $T_{r14}$  に  $nMOSFET$  を用いていたので、リセットトランジスタ  $T_{r14}$  のチャネル長が短くなるとゲート閾値電圧が負の方向にシフトし、サブスレッショルド電圧の設定が困難になる問題があった。第2の実施の形態に係る情報取得装置のセンサアレイ21を構成するセル  $X_{ij}$  は、 $pMOSFET$  をリセットトランジスタ  $T_{r14}$  に用いているので、ゲート閾値電圧のシフ



トの問題は顕著ではなく、サブスレッショルド電圧の設定が容易であるので、リセットトランジスタ $T_{r14}$ をサブスレッショルド領域で動作させるための設計が容易になる。よって、第2の実施の形態に係る情報取得装置のセンサアレイ21によれば、セル構造を微細化し、画素数の多いセンサアレイ21を実現し、より解像度の高い情報取得装置を実現することができる。

[0051] 図10に示すように、本発明の第2の実施の形態に係るセンサアレイ21のセル $X_{ij}$ は、第1導電型(p型)の半導体層11bと、半導体層11bの上に配置された第2導電型(n型)の表面埋込領域11aとでフォトダイオード11を構成し、表面埋込領域(受光カソード領域)11aの上部に、接地電位(低位電源)GNDに接続された第1導電型(p<sup>+</sup>型)のピニング層31と浮遊拡散領域となる第2導電型(n<sup>+</sup>型)の電荷蓄積領域35を配置した点では第1の実施の形態に係るセル $X_{ij}$ と同様である。

[0052] 図8(b)は、半導体層11bの表面部における伝導帯の電位レベルを示す。電荷生成領域(受光アノード領域)で生成されたキャリア(電子)は、電荷生成領域の直上の表面埋込領域11aの一部に設けられ、表面埋込領域11aよりもポテンシャルレベルの低い電荷蓄積領域35に注入される。表面埋込領域11aの不純物密度を電荷蓄積領域35の不純物密度よりも低く設定することにより、フォトダイオード11を完全空乏化電位で動作させ、そのキャパシタンスの大きさが電荷蓄積領域35での応答とは無関係にし、寄生容量 $C_{FD}$ を小さくすることができる。このため、フォトダイオード11の面積を十分に確保しながら、光通信信号に対して高速で応答することが可能になる。

[0053] そして、図10に示すように第1導電型の半導体層11bの表面には、電荷蓄積領域35と隣接して第1導電型(p<sup>+</sup>型)のリセットソース領域36が配置され、リセットソース領域36と離間して、第2導電型(n<sup>+</sup>型)のリセットドレイン領域33が配置されている。電荷蓄積領域35とリセットソース領域36は表面配線145により互いに短絡されている。半導体層11bの上にはゲート絶縁膜144が形成されている。ゲート絶縁膜144として

は、シリコン酸化膜（ $\text{SiO}_2$ 膜）が好適であるが、シリコン酸化膜（ $\text{SiO}_2$ 膜）以外の種々の絶縁膜を用いた絶縁ゲート型トランジスタ（MISトランジスタ）の絶縁ゲート構造をなしてもよい。ゲート絶縁膜144上には、リセットゲート電極143が配置され、リセットソース領域36、リセットゲート電極143及びリセットドレイン領域33とでリセットトランジスタとしてのpMOSFETを構成している。

[0054] 電荷蓄積領域35には、図10に示すように増幅回路15を構成するバッファトランジスタ $T_r15$ のゲート電極が接続されている。バッファトランジスタ $T_r15$ のドレイン電極は高位電源 $V_{DD}$ に接続され、ソース電極は読み出しトランジスタ $T_r10$ のドレイン電極に接続されている（図9参照。）  
。図9に示すように、読み出しトランジスタ $T_r10$ のソース電極は、垂直出力信号線 $B_j$ に接続され、読み出しトランジスタ $T_r10$ のゲート電極には第2制御信号入力端子 $T_4$ を経由して、パルス波の読み出し信号が印加される。即ち、読み出しトランジスタ $T_r10$ のゲート電極をハイ（H）レベルにすることにより、読み出しトランジスタ $T_r10$ が導通し、バッファトランジスタ $T_r15$ で増幅された電荷蓄積領域32の電位に対応する電流が垂直出力信号線 $B_j$ に流れる。

[0055] 本発明の第2の実施の形態に係る情報取得装置によれば、光通信信号を受信時にリセットトランジスタ $T_r14$ を弱反転状態で動作させるようにしているので、微弱な光通信信号を受信した場合であっても、リセットトランジスタ $T_r14$ に流れるドレイン電流 $I_d$ が大きな値に増幅され、増幅回路15への入力電圧 $V_{FD}$ が大きくなるので、より高感度な光通信信号の検出が可能となる。特に、第2の実施の形態に係る情報取得装置のセンサアレイ21を構成するセル $X_{ij}$ においては、pMOSFETをリセットトランジスタ $T_r14$ に用いているので、基板効果も発生しないので、より安定した動作と、より微細化されたセル構造が実現可能であり、イメージセンサとしての解像度が向上する。なお、ピニング層31を省略しても構わない点や、第1導電型（ $p^+$ 型）の半導体基板と、半導体基板の上に配置され、半導体基板より不純

物密度の方が低い第1導電型(p型)のエピタキシャル成長層の2層構造を形成して、エピタキシャル成長層を「第1導電型の半導体領域」として採用してもよいことは第1の実施の形態に係るセル $X_{ij}$ と同様である。又、第2の実施の形態に係る情報取得装置は、従来の技術のような電流アンプ回路を利用していないので、素子面積の小型化、消費電力の低減化、ノイズの抑制が可能である。特に、小型化された構造で、画像情報と光通信信号情報の双方を取得し、処理することが可能な情報取得装置を提供することができる。

[0056] 更に、本発明の第2の実施の形態によれば、第2の実施の形態に係る情報取得装置に光通信信号を送信する情報送信系と組み合わせることにより、高感度、小型化、低消費電力、低ノイズの光通信システムを提供できる。

[0057] (第3の実施の形態)

第2の実施の形態と同様に図示を省略するが、本発明の第3の実施の形態に係る光通信システムは、図1に示したように、情報送信系1と情報受信系2とを備え、情報受信系2の情報取得装置7が、画像情報と光通信信号情報を取得する機能を備えている。更に、本発明の第3の実施の形態に係る情報取得装置は、図2に示したのと同様に、一態様として、センサアレイ21と周辺回路部(22, 23, 24,  $DCC_1 \sim DCC_m$ )とを同一の半導体チップ上に集積化することが可能であるが、センサアレイ21を構成するセル $X_{ij}$  ( $i = 1 \sim m; j = 1 \sim n; m, n$ はそれぞれ整数である。)の構造が、図11に示すように第1及び第2の実施の形態に係る情報取得装置7とは異なり、より高速応答を実現するための回路構成をなしている。

[0058] 図11の第3の実施の形態に係る情報取得装置7のセル $X_{ij}$ は、信号電荷を生成して蓄積する光電変換蓄積素子9と、この光電変換蓄積素子9が生成した信号電荷を電位の変化として検出する電位検出回路14と、電位の変化を増幅して出力信号線 $B_j$ に出力する増幅回路15と、光電変換蓄積素子9と電位検出回路14との間に設けられた電荷転送回路17とを備える。光電変換蓄積素子9と電荷転送回路17と電位検出回路14とは、第1電位端子T1と第2電位端子T2の間に直列に接続されている。電位検出回路14は、光

通信信号の受信時に、電位の変化を弱反転状態で検出するnMOSFETをリセットトランジスタTr14として有し、電位検出回路14はnMOSFETをバリアトランジスタTr17として有する。一方、増幅回路15はnMOSFETをバッファトランジスタTr15として有する。光電変換蓄積素子9は、図11に示すように、信号電荷を生成するフォトダイオード11と、フォトダイオード11に並列に接続され、光電変換によって生成された電荷を蓄積する電荷蓄積用コンデンサ12とを有する。第1の実施の形態で説明したとおり、図11に示す光電変換蓄積素子9は等価回路表示であり、物理的構造の意味合いからは、電荷蓄積用コンデンサ12はフォトダイオード11の接合容量が主なる容量成分である。バリアトランジスタTr17のゲート電極は第2制御信号入力端子T4に接続されており、ドレイン電極が増幅回路15に接続されており、ソース電極がフォトダイオード11のカソードに接続されている。なお、バリアトランジスタTr17は、センサアレイ21内の他の画像情報を取得するセルにおいて、電荷蓄積期間と電荷転送期間を切替える読み出しトランジスタとしても機能させることができる。即ち、図11に示す回路構成では、バリアトランジスタTr17を有するので、図4及び図5で示す選択回路19が省略されている。

[0059] 図12(a)に示すように、本発明の第3の実施の形態に係るセンサアレイ21のセル $X_{ij}$ は、第1導電型(p型)の半導体層11bと、半導体層11bの上に配置された第2導電型(n型)の表面埋込領域11aとでフォトダイオード11を構成している。表面埋込領域(受光カソード領域)11aの上部には、接地電位(低位電源)GNDに接続された第1導電型(p<sup>+</sup>型)のピニング層31が配置されている。更に、図12(a)の右側に示すように、第1導電型の半導体層11bの表面には、表面埋込領域11aと離間して浮遊拡散領域となる第2導電型(n<sup>+</sup>型)の電荷蓄積領域32が配置され、電荷蓄積領域32と離間して、リセットトランジスタTr14の第2導電型(n<sup>+</sup>型)のリセットドレイン領域33が配置されている。電荷蓄積領域32は、リセットトランジスタTr14のリセットソース領域としても機能する。

表面埋込領域 11a と電荷蓄積領域 32 の間の半導体層 11b の上にはゲート絶縁膜 172 が形成され、電荷蓄積領域 32 とリセットドレイン領域 33 の間の半導体層 11b の上にはゲート絶縁膜 142 が形成されている。ゲート絶縁膜 142 としては、シリコン酸化膜 (SiO<sub>2</sub>膜) の他、種々の絶縁膜が採用可能である。ゲート絶縁膜 142 上には、リセットゲート電極 141 が配置され、電荷蓄積領域 32、リセットゲート電極 141 及びリセットドレイン領域 33 とでリセットトランジスタとしての nMOSFET を構成し、ゲート絶縁膜 172 上には、バリアゲート電極 171 が配置され、半導体層 11b ソース領域とし、バリアゲート電極 171 及びドレイン領域となる電荷蓄積領域 32 とでバリアトランジスタ Tr17 としての nMOSFET を構成している。

[0060] ピニング層 31 は、ダーク時の表面でのキャリアの生成を抑制する層であり、ダーク電流が問題とならない用途 (応用) 等では、構造上、ピニング層 31 を省略しても構わない。又、半導体基板の上に半導体基板より不純物密度の方が低い第 1 導電型 (p 型) のエピタキシャル成長層を形成し、エピタキシャル成長層を「第 1 導電型の半導体領域」として採用してもよい。

[0061] 図 12 (b) は、バリアゲート電極 171 にハイレベルの電圧が印加され、バリアトランジスタ Tr17 が導通状態になり、同時に、リセットゲート電極 141 にハイレベルの電圧が印加され、リセットトランジスタ Tr14 が導通状態になっているときの、半導体層 11b の表面部における伝導帯の電位レベルを示す。電荷生成領域 (受光アノード領域) で生成されたキャリア (電子) は、表面埋込領域 11a よりもポテンシャルレベルの低い電荷蓄積領域 32 に注入される。表面埋込領域 11a の不純物密度を電荷蓄積領域 32 の不純物密度よりも低く設定することにより、フォトダイオード 11 を完全空乏化電位で動作させ、そのキャパシタンスの大きさが電荷蓄積領域 32 での応答とは無関係にし、寄生容量 C<sub>FD</sub> を小さくすることができる。このため、フォトダイオード 11 の面積を十分に確保しながら、光通信信号に対して高速で応答することが可能になる。

- [0062] バリアトランジスタ  $T_{r17}$  のゲート電極には第2制御信号入力端子  $T_4$  を経由して、パルス波の読み出し信号が印加される。バリアトランジスタ  $T_{r17}$  のゲートに入力する電圧は、フォトダイオード 11 で発生した全ての電子が電荷蓄積領域 32 に流れ込むことができる電位に設定されている。電荷蓄積領域 32 には、図 12 (a) に示すように、増幅回路 15 を構成するバッファトランジスタ  $T_{r15}$  のゲート電極が接続されている。バッファトランジスタ  $T_{r15}$  のドレイン電極は高位電源  $V_{DD}$  に接続され、ソース電極は、図 11 に示すように、垂直出力信号線  $B_j$  に接続されている。バリアトランジスタ  $T_{r17}$  のゲート電極に第2制御信号入力端子  $T_4$  を経由して、パルス波の読み出し信号が印加されると、電荷蓄積領域 32 に転送された電荷量に対応した電位として入力電圧  $V_{FD}$  がバッファトランジスタ  $T_{r15}$  のゲート電極に印加され、電荷蓄積領域 32 の電位に対応する電流がバッファトランジスタ  $T_{r15}$  で増幅されて垂直出力信号線  $B_j$  に読み出される。
- [0063] 本発明の第3の実施の形態に係る情報取得装置によれば、電流アンプ回路を利用していないので、素子面積の小型化、消費電力の低減化、ノイズの抑制が可能である。特に、小型化された構造で、画像情報と光通信信号情報の双方を取得し、処理することが可能な情報取得装置を提供することができる。
- [0064] 特に、第3の実施の形態に係る情報取得装置において、第1及び第2の実施の形態と同様に、光通信信号を受信時にリセットトランジスタ  $T_{r14}$  を弱反転状態で動作させるようにすれば、微弱な光通信信号を受信した場合であっても、リセットトランジスタ  $T_{r14}$  に流れるドレイン電流  $I_D$  が大きな値に増幅され、増幅回路 15 への入力電圧  $V_{FD}$  が大きくなるように設計できるので、より高感度な光通信信号の検出が可能となる。
- [0065] 更に、フォトダイオード 11 と増幅回路 15 の間に、バリアトランジスタ  $T_{r17}$  を接続した構成を採用しているため、表面埋込領域 11a の不純物密度を電荷蓄積領域 32 の不純物密度よりも低く設定する構造設計が容易になる。このため、第3の実施の形態に係る情報取得装置によれば、フォトダ

イオード 11 を完全空乏化電位で動作させ、そのキャパシタンスの大きさが電荷蓄積領域 32 での応答とは無関係にすることが可能になるので、寄生容量  $C_{FD}$  を小さくすることができる。よって、第 3 の実施の形態に係る情報取得装置によれば、フォトダイオード 11 の面積を十分に確保して高感度を維持しながら、光通信信号に対して高速で応答することが可能な情報取得装置を提供できる。

[0066] 更に、本発明の第 3 の実施の形態によれば、第 3 の実施の形態に係る情報取得装置を有する情報受信系に、光通信信号を送信する情報送信系とを組み合わせさせた構成にすることにより、高感度、小型化、低消費電力、低ノイズの光通信システムを提供できる。

[0067] (第 4 の実施の形態)

第 2 及び第 3 の実施の形態と同様に図示を省略するが、本発明の第 4 の実施の形態に係る光通信システムは、図 1 に示したように、情報送信系 1 と情報受信系 2 とを備え、情報受信系 2 の情報取得装置 7 が、画像情報と光通信信号情報を取得する機能を備えている。更に、本発明の第 4 の実施の形態に係る情報取得装置は、図 2 に示したのと同様に、一態様として、センサアレイ 21 と周辺回路部 (22, 23, 24,  $DCC_1 \sim DCC_m$ ) とを同一の半導体チップ上に集積化することが可能であるが、図 13 に示すように、読み出し回路が、直流成分除去回路  $DCC_j$  とノイズキャンセラ回路  $NC_j$  を備えている特徴が、第 1 ~ 第 3 の実施の形態に係る情報取得装置 7 とは異なる。

[0068] 一方、図 13 に示すように、第 4 の実施の形態に係る情報取得装置のセンサアレイ 21 を構成するセル  $X_{ij}$  は、第 2 電位端子 T2 を介してドレイン電極をリセット電圧  $V_R$  に接続し、ゲート電極を第 1 制御信号入力端子 T3 に接続した nMOSFET であるリセットトランジスタ  $Tr_{14}$  と、リセットトランジスタ  $Tr_{14}$  のソース電極にドレイン電極を接続し、ゲート電極を第 2 制御信号入力端子 T4 に接続した nMOSFET であるバリアトランジスタ  $Tr_{17}$  と、バリアトランジスタ  $Tr_{17}$  のソース電極にカソードを接続し、アノードを第 1 電位端子 T1 を介して接地電位 (低位電源) GND に接続

したフォトダイオード11と、バリアトランジスタ $T_{r17}$ とリセットトランジスタ $T_{r14}$ の中間点 $P10$ の電位を増幅し、出力信号線 $B_j$ に出力する増幅回路15とを備えた回路構成は、第3の実施の形態に係る情報取得装置と同様であるので、重複した説明を省略する。

[0069] 図13に示す第4の実施の形態に係る情報取得装置7においては、直流成分除去回路 $DCC_j$ とノイズキャンセラ回路 $NC_j$ が、出力信号端子 $T5$ に共通に接続されている。このため、第4の実施の形態に係る情報取得装置7のセル $X_{ij}$ は、光通信信号を受信するモードと画像を撮像するモードのいずれか一方に切換えることによって、光通信信号情報と画像情報のいずれか一方を選択的に取得することが可能となる。又、バリアトランジスタ $T_{r17}$ が、画像情報の撮像時の電荷蓄積期間と電荷転送期間を切り替える読み出しトランジスタの役割を兼用している。

[0070] 図14(a)に、第4の実施の形態に係る情報取得装置7が光通信信号受信モードを選択した場合における、図13に示すセル $X_{ij}$ の駆動方式を示す。図14(a)には、光通信信号の受信時と非受信時におけるリセットトランジスタ $T_{r14}$ 及びバリアトランジスタ $T_{r17}$ の駆動方式が示されている。図14(b)に、画像撮像モードを選択した場合の図13に示すセル $X_{ij}$ の駆動方式を示す。図14(b)には、画像の撮像時と非撮像時におけるリセットトランジスタ $T_{r14}$ 及びバリアトランジスタ $T_{r17}$ の駆動方式が示されている。

[0071] 図14(a)に示すように、光通信信号受信モードにおける光通信信号の受信時は、リセットトランジスタ $T_{r14}$ 及びバリアトランジスタ $T_{r17}$ はいずれもオン状態に制御される。リセットトランジスタ $T_{r14}$ 及びバリアトランジスタ $T_{r17}$ がいずれもオン状態に制御されているので、増幅回路15の入力側の電位がフローティング状態ではない。これにより、増幅回路15の入力電圧 $V_{FD}$ は、フォトダイオード11で生成した電荷の蓄積と放電の繰返しに応じて脈動する。脈動する入力電圧 $V_{FD}$ は、増幅回路15を介して出力信号線 $B_j$ に読み出され、直流成分除去回路 $DCC_j$ でデジタル信号に



変換される。これにより、セル $X_{ij}$ は、光通信信号受信モードにおいて、光通信信号情報を取得することができる。又、セル $X_{ij}$ では、バリアトランジスタ $T_{r17}$ がオン状態に制御されるので、光通信信号に対して高速で応答することが可能になる。光通信信号受信モードにおける光通信信号の非受信時は、リセットトランジスタ $T_{r14}$ 及びバリアトランジスタ $T_{r17}$ のいずれもオフ状態に制御される。

[0072] 図14(b)に示すように、画像撮像モードにおける画像の撮像時は、電荷蓄積用コンデンサ12の電荷量を初期化するために、リセットトランジスタ $T_{r14}$ のゲート電極にパルス波のリセット信号が入力し、リセットトランジスタ $T_{r14}$ がオンする。このとき、バリアトランジスタ $T_{r17}$ もオン状態に制御されている。これにより、電荷蓄積用コンデンサ12の電荷量がリセット電圧 $V_R$ に基づいて初期化される。リセットトランジスタ $T_{r14}$ は、初期化後にオフ状態に制御される。バリアトランジスタ $T_{r17}$ も初期化後にオフ状態に制御される。これにより、フォトダイオード11のカソード側がフローティング状態になる。更に、バリアトランジスタ $T_{r17}$ は、電荷蓄積期間にオフし、電荷転送期間にオンするように制御される。電荷蓄積期間においてセル $X_{ij}$ に光が入射すると、フォトダイオード11で電荷が生成される。生成した電荷が電荷蓄積用コンデンサ12に蓄積すると、増幅回路15の入力電圧 $V_{FD}$ が低下する。所定期間が経過した後にバリアトランジスタ $T_{r17}$ をオンさせると、増幅回路15を介して入力電圧 $V_{FD}$ （又は、入力電圧 $V_{FD}$ に応じた増幅電圧）が出力信号線 $B_j$ に転送され、ノイズキャンセラ回路 $NC_j$ を介して出力 $V_{OUT2}$ に供給される。これにより、セル $X_{ij}$ は、画像撮像モードにおいて、画像情報を取得することができる。画像の非撮像時は、リセットトランジスタ $T_{r14}$ 及びバリアトランジスタ $T_{r17}$ のいずれもオフ状態に制御される。

[0073] 図15に、第4の実施の形態に係る情報取得装置7の垂直走査回路23の回路構成の一例を示す。垂直走査回路23は、パルス波であるリセット信号 $V_{RST}$ をリセットトランジスタ $T_{r14}$ のゲート電極へ出力する端子と、リセ

ットトランジスタ  $T_{r14}$  のオン信号  $V_{B1}$  をリセットトランジスタ  $T_{r14}$  のゲート電極へ出力する端子と、電荷蓄積期間と電荷転送期間を切り換えるパルス波である切換信号  $V_{TRS}$  をバリアトランジスタ  $T_{r17}$  のゲート電極へ出力する端子と、バリアトランジスタ  $T_{r17}$  のオン信号  $V_{B2}$  をバリアトランジスタ  $T_{r17}$  のゲート電極へ出力する端子を備える。パルス波であるリセット信号  $V_{RST}$  は第1スイッチ  $SW1$  を介してリセットトランジスタ  $T_{r14}$  のゲート電極に入力可能に構成されており、オン信号  $V_{B1}$  は第2スイッチ  $SW2$  を介してリセットトランジスタ  $T_{r14}$  のゲート電極に入力可能に構成されており、パルス波である切換信号  $V_{TRS}$  は第3スイッチ  $SW3$  を介してバリアトランジスタ  $T_{r17}$  のゲート電極に入力可能に構成されており、オン信号  $V_{B2}$  は第4スイッチ  $SW4$  を介してバリアトランジスタ  $T_{r17}$  のゲート電極に入力可能に構成されている。このため、垂直走査回路23は、更に、受信用制御・処理回路6（図1参照。）から伝達されたモード切換信号  $V_{MODE}$  を、第1スイッチ  $SW1$ 、第2スイッチ  $SW2$ 、第3スイッチ  $SW3$  及び第4スイッチ  $SW4$  に対して出力するモード端子を備える。第1スイッチ  $SW1$  と第3スイッチ  $SW3$  は、モード切換信号  $V_{MODE}$  がインバータ回路で反転して入力する。モード切換信号  $V_{MODE}$  は、光通信信号受信モードと画像撮像モードを切換える。

[0074] 光通信信号受信モードでは、第1スイッチ  $SW1$  と第3スイッチ  $SW3$  がオフし、第2スイッチ  $SW2$  と第4スイッチ  $SW4$  がオンする。これにより、リセットトランジスタ  $T_{r14}$  のゲート電極にはオン信号  $V_{B1}$  が入力し、バリアトランジスタ  $T_{r17}$  にはオン信号  $V_{B2}$  が入力する。したがって、リセットトランジスタ  $T_{r14}$  とバリアトランジスタ  $T_{r17}$  はいずれもオン状態に制御される。

[0075] 画像撮像モードでは、第1スイッチ  $SW1$  と第3スイッチ  $SW3$  がオンし、第2スイッチ  $SW2$  と第4スイッチ  $SW4$  がオフする。これにより、リセットトランジスタ  $T_{r14}$  のゲート電極にはパルス波であるリセット信号  $V_{RST}$  が入力し、バリアトランジスタ  $T_{r17}$  にはパルス波である切換信号  $V_{TRS}$

が入力する。パルス波であるリセット信号 $V_{RST}$ と切換信号 $V_{TRS}$ が同期してハイになると、リセットトランジスタ $Tr14$ とバリアトランジスタ $Tr17$ が同時にオン状態に制御され、電荷蓄積用コンデンサ $12$ が初期化される。リセット信号 $V_{RST}$ がローのときに、切換信号 $V_{TRS}$ がロー・ハイを切換えることで、電荷蓄積期間と電荷転送期間を切換えることができる。

[0076] 本発明の第4の実施の形態に係る情報取得装置によれば、電流アンプ回路を利用していないので、素子面積の小型化、消費電力の低減化、ノイズの抑制が可能である。特に、小型化された構造で、画像情報と光通信信号情報の双方を取得し、処理することが可能な情報取得装置を提供することができる。特に、各セル $X_{ij}$ が直流成分除去回路 $DC C_j$ とノイズキャンセラ回路 $NC_j$ との両方を備えるように構成することにより、それぞれのセル $X_{ij}$ が、光通信信号を受信するモードと画像を撮像するモードのいずれか一方に切換えることによって、光通信信号情報と画像情報のいずれか一方を選択的に取得することが可能となる。

[0077] 更に、第1～第3の実施の形態と同様に、第4の実施の形態に係る情報取得装置において、光通信信号の受信時にリセットトランジスタ $Tr14$ を弱反転状態で動作させるようにすれば、微弱な光通信信号を受信した場合であっても、増幅回路 $15$ への入力電圧 $V_{FD}$ が大きくなるように設計できるので、より高感度な光通信信号の検出が可能となる。

[0078] 更に、本発明の第4の実施の形態によれば、第4の実施の形態に係る情報取得装置を有する情報受信系に、光通信信号を送信する情報送信系とを組み合わせた構成にすることにより、高感度、小型化、低消費電力、低ノイズの光通信システムを提供できる。

[0079] (第5の実施の形態)

第2～第4の実施の形態と同様に図示を省略するが、本発明の第5の実施の形態に係る光通信システムは、図1に示したように、情報送信系1と情報受信系2とを備え、情報受信系2の情報取得装置7が、画像情報と光通信信号情報を取得する機能を備えている。更に、本発明の第5の実施の形態に係

る情報取得装置は、図2に示したのと同様に、一態様として、センサアレイ21と周辺回路部(22, 23, 24,  $DCC_1 \sim DCC_m$ )とを同一の半導体チップ上に集積化することが可能であるが、図16に示すように、読み出し回路が、直流成分除去回路 $DCC_j$ とノイズキャンセラ回路 $NC_j$ を備え、且つ、ノイズキャンセラ回路 $NC_j$ と直流成分除去回路 $DCC_j$ とが、それぞれ独立した第1の出力信号線 $B_{j1}$ 及び第2の出力信号線 $B_{j2}$ に接続した特徴が、第1～第4の実施の形態に係る情報取得装置7とは異なる。図16に示す第5の実施の形態に係る情報取得装置の構成によると、特定の行で光通信信号を受信し、それと同時に他の行で画像を撮像することができる。

[0080] 図16に示すように、第5の実施の形態に係る情報取得装置のセンサアレイ21を構成するセル $X_{ij}$ は、第2電位端子T2を介してドレイン電極をリセット電圧 $V_R$ に接続し、ゲート電極を第1制御信号入力端子T3に接続したnMOSFETであるリセットトランジスタ $Tr14$ と、リセットトランジスタ $Tr14$ のソース電極にドレイン電極を接続し、ゲート電極を第2制御信号入力端子T4に接続したnMOSFETであるバリアトランジスタ $Tr17$ と、バリアトランジスタ $Tr17$ のソース電極にカソードを接続し、アノードを第1電位端子T1を介して接地電位(低位電源)GNDに接続したフォトダイオード11とを備えた回路構成の特徴は、第3及び第4の実施の形態に係る情報取得装置と同様である。しかし、バリアトランジスタ $Tr17$ とリセットトランジスタ $Tr14$ の中間点P10の電位が、第1の増幅回路15aと第2の増幅回路15bにそれぞれ入力され、第1の増幅回路15a及び第2の増幅回路15bで増幅された出力信号が、それぞれ第1の選択回路19a及び第2の選択回路19bを介して第1の出力信号線 $B_{j1}$ 及び第2の出力信号線 $B_{j2}$ に独立に出力される特徴が、第3及び第4の実施の形態に係る情報取得装置とは異なる。

[0081] 図16に示すように、第1の増幅回路15aは、ソースフォロア回路で構成されており、ドレイン電極が高位電源 $V_{DD}$ に接続され、ゲート電極がバリアトランジスタ $Tr17$ とリセットトランジスタ $Tr14$ の中間点P10に

接続された第1のバッファトランジスタ $T_{r15a}$ を有する。第1の選択回路19aは、ドレイン電極が第1のバッファトランジスタ $T_{r15a}$ のソース電極に接続され、ゲート電極が第1選択信号 $S_1$ の信号供給配線に接続され、ソース電極が第1の出力信号線 $B_{j1}$ に接続された第1の選択トランジスタ $T_{r19a}$ を有する。一方、第2の増幅回路15bも、ソースフォロア回路で構成され、ドレイン電極が高位電源 $V_{DD}$ に接続され、ゲート電極がバリアトランジスタ $T_{r17}$ とリセットトランジスタ $T_{r14}$ の中間点 $P_{10}$ に接続された第2のバッファトランジスタ $T_{r15b}$ を有する。第2の選択回路19bは、ドレイン電極が第2のバッファトランジスタ $T_{r15b}$ のソース電極に接続され、ゲート電極が第2選択信号 $S_2$ の信号供給配線に接続され、ソース電極が第2の出力信号線 $B_{j2}$ に接続された第2の選択トランジスタ $T_{r19b}$ を有する。

[0082] 第1出力信号線 $B_{j1}$ は、第1出力信号端子 $T_{5a}$ を介してノイズキャンセラ回路 $NC_j$ に接続されている。第2出力信号線 $B_{j2}$ は、第2出力信号端子 $T_{5b}$ を介して直流成分除去回路 $DCC_j$ に接続されている。第1の選択回路19aのゲート電極には、第1選択信号 $S_1$ が入力しており、第2の選択回路19bのゲート電極には、第2選択信号 $S_2$ が入力している。

[0083] 例えば、特定の行で光通信信号を受信させたい場合は、垂直走査回路23の第2スイッチ $SW_2$ 及び第4スイッチ $SW_4$ をモード切換信号 $V_{MODE}$ によってオンさせ、オン信号 $V_{B1}$ 及びオン信号 $V_{B2}$ によりその行のリセットトランジスタ $T_{r14}$ 及びバリアトランジスタ $T_{r17}$ をいずれもオン状態に制御する。これにより、第2の増幅回路15bの入力電圧 $V_{FD}$ は、フォトダイオード11で生成した電荷の蓄積と放電の繰返しに応じて脈動する。脈動する入力電圧 $V_{FD}$ は、第2の増幅回路15bに入力される。垂直走査回路23によって、その行の第1選択信号 $S_1$ を低電位にし、その行の第2選択信号 $S_2$ を高電位にすると、第2の増幅回路15bと第2の選択回路19bを介して第2の出力信号線 $B_{j2}$ に出力が読み出され、直流成分除去回路 $DCC_j$ でデジタルに変換される。

[0084] 特定の行で画像を撮像したい場合は、反転されたモード切換信号  $V_{MODE}$  によって、垂直走査回路 23 の第 1 スイッチ SW1 及び第 3 スイッチ SW3 をオンにさせる。即ち、その行の電荷蓄積用コンデンサ 12 の電荷量を初期化するために、リセットトランジスタ  $T_{r14}$  のゲート電極にパルス波のリセット信号  $V_{RST}$  を入力し、リセットトランジスタ  $T_{r14}$  をオンする。このとき、バリアトランジスタ  $T_{r17}$  もパルス波である切換信号  $V_{TRS}$  によってオン状態に制御されている。これにより、電荷蓄積用コンデンサ 12 の電荷量がリセット電圧  $V_R$  に基づいて初期化される。リセットトランジスタ  $T_{r14}$  は、初期化後にパルス波によりオフ状態に制御される。バリアトランジスタ  $T_{r17}$  も初期化後にパルス波の切換信号  $V_{TRS}$  によりオフ状態に制御される。これにより、フォトダイオード 11 のカソード側がフローティング状態になる。更に、バリアトランジスタ  $T_{r17}$  は、パルス波の切換信号  $V_{TRS}$  によって電荷蓄積期間にオフし、電荷転送期間にオンするように制御される。電荷蓄積期間においてセル  $X_{ij}$  に光が入射すると、フォトダイオード 11 で電荷が生成される。生成した電荷が電荷蓄積用コンデンサ 12 に蓄積すると、第 1 の増幅回路 15 a の入力電圧  $V_{FD}$  が低下する。所定期間が経過した後に、その行の第 1 選択信号 S1 を高電位にし、その行の第 2 選択信号 S2 を低電位にすると、第 1 の増幅回路 15 a と第 1 の選択回路 19 a を介して第 1 の出力信号線  $B_{ji}$  に出力が読み出され、ノイズキャンセラ回路  $NC_j$  にノイズが除去される。このようにして、特定の行で光通信信号を受信し、それと同時に他の行で画像を撮像することができる。

[0085] なお、第 1 の増幅回路 15 a と第 2 の増幅回路 15 b を 1 つのバッファ回路で構成することもできる。この場合、第 1 の選択回路 19 a と第 2 の選択回路 19 b の双方が共通のバッファ回路に接続される。

[0086] 本発明の第 5 の実施の形態に係る情報取得装置によれば、第 1 ~ 第 4 の実施の形態と同様に、素子面積の小型化、消費電力の低減化、ノイズの抑制が可能である。特に、小型化された構造で、画像情報と光通信信号情報の双方を取得し、処理することが可能な情報取得装置を提供することができる。特

に、各セル $X_{ij}$ の読み出し回路が、直流成分除去回路 $DCC_j$ とノイズキャンセラ回路 $NC_j$ を備え、且つ、ノイズキャンセラ回路 $NC_j$ と直流成分除去回路 $DCC_j$ とが、それぞれ独立した第1の出力信号線 $B_{j1}$ 及び第2の出力信号線 $B_{j2}$ に接続されるように構成しているため、特定の行で光通信信号を受信し、それと同時に他の行で画像を撮像することができる。

[0087] 更に、第1～第4の実施の形態と同様に、第5の実施の形態に係る情報取得装置において、光通信信号の受信時にリセットトランジスタ $Tr14$ を弱反転状態で動作させるようにすれば、より高感度な光通信信号の検出が可能となる。

[0088] 更に、本発明の第5の実施の形態によれば、第5の実施の形態に係る情報取得装置を有する情報受信系に、光通信信号を送信する情報送信系とを組み合わせた構成にすることにより、高感度、小型化、低消費電力、低ノイズの光通信システムを提供できる。

[0089] (第6の実施の形態)

第2～第5の実施の形態と同様に図示を省略するが、本発明の第6の実施の形態に係る光通信システムは、図1に示したように、情報送信系1と情報受信系2とを備え、情報受信系2の情報取得装置7が、画像情報と光通信信号情報を取得する機能を備えている。更に、本発明の第6の実施の形態に係る情報取得装置は、図2に示したのと同様に、一態様として、センサアレイ21と周辺回路部(22, 23, 24,  $DCC_1 \sim DCC_m$ )とを同一の半導体チップ上に集積化することが可能であるが、図17に示すように、読み出し回路が、直流成分除去回路 $DCC_j$ とノイズキャンセラ回路 $NC_j$ を備え、且つ、ノイズキャンセラ回路 $NC_j$ と直流成分除去回路 $DCC_j$ とが、それぞれ独立した垂直出力信号線 $B_{j1}$ 及び水平出力信号線 $H_i$ に接続され、光通信信号情報を水平出力信号線 $H_i$ にを介して水平方向から取り出す特徴が、第1～第5の実施の形態に係る情報取得装置7とは異なる。

[0090] 図17に示すように、第6の実施の形態に係る情報取得装置のセンサアレイ21を構成するセル $X_{ij}$ は、第2電位端子 $T2$ を介してドレイン電極をリセ

ット電圧 $V_R$ に接続し、ゲート電極を第1制御信号入力端子 $T_3$ に接続した $n$ MOSFETであるリセットトランジスタ $Tr_{14}$ と、リセットトランジスタ $Tr_{14}$ のソース電極にドレイン電極を接続し、ゲート電極を第2制御信号入力端子 $T_4$ に接続した $n$ MOSFETであるバリアトランジスタ $Tr_{17}$ と、バリアトランジスタ $Tr_{17}$ のソース電極にカソードを接続し、アノードを第1電位端子 $T_1$ を介して接地電位（低位電源） $GND$ に接続したフォトダイオード $11$ とを備え、バリアトランジスタ $Tr_{17}$ とリセットトランジスタ $Tr_{14}$ の中間点 $P_{10}$ の電位が、第1の増幅回路 $15a$ と第2の増幅回路 $15b$ にそれぞれ入力される特徴は、第5の実施の形態に係る情報取得装置7と同様である。しかし、第6の実施の形態に係る情報取得装置においては、第1の増幅回路 $15a$ で増幅された出力信号は第1の選択回路 $19a$ を介して垂直出力信号線 $B_{ji}$ に出力され、第2の増幅回路 $15b$ で増幅された出力信号は第2の選択回路 $19b$ 及びセル内出力信号線 $SL_{ij}$ を介して水平出力信号線 $H_i$ に、垂直出力信号線 $B_{ji}$ とは独立に出力される特徴が、第5の実施の形態に係る情報取得装置とは異なる。

[0091] 図17に示すように、第1の増幅回路 $15a$ は、ソースフォロア回路で構成されており、ドレイン電極が高位電源 $V_{DD}$ に接続され、ゲート電極がバリアトランジスタ $Tr_{17}$ とリセットトランジスタ $Tr_{14}$ の中間点 $P_{10}$ に接続された第1のバッファトランジスタ $Tr_{15a}$ を有する。第1の選択回路 $19a$ は、ドレイン電極が第1のバッファトランジスタ $Tr_{15a}$ のソース電極に接続され、ゲート電極が第1選択信号 $S_1$ の信号供給配線に接続され、ソース電極が垂直出力信号線 $B_{ji}$ に接続された第1の選択トランジスタ $Tr_{19a}$ を有する。一方、第2の増幅回路 $15b$ も、ソースフォロア回路で構成され、ドレイン電極が高位電源 $V_{DD}$ に接続され、ゲート電極がバリアトランジスタ $Tr_{17}$ とリセットトランジスタ $Tr_{14}$ の中間点 $P_{10}$ に接続された第2のバッファトランジスタ $Tr_{15b}$ を有する。第2の選択回路 $19b$ は、ドレイン電極が第2のバッファトランジスタ $Tr_{15b}$ のソース電極に接続され、ゲート電極が第2選択信号 $S_2$ の信号供給配線に接続され、



ソース電極がセル内出力信号線  $S_{L_{ij}}$  を介して水平出力信号線  $H_i$  に接続された第2の選択トランジスタ  $T_{r19b}$  を有する。

[0092] 垂直出力信号線  $B_{ji}$  は、第1出力信号端子  $T5a$  を介してノイズキャンセラ回路  $NC_j$  に接続されている。水平出力信号線  $H_i$  は、第2出力信号端子  $T5b$  を介して直流成分除去回路  $DC_cj$  に接続されている。第1の選択回路  $19a$  のゲート電極には、垂直走査回路  $23$  から第1選択信号  $S1$  が入力し、第2の選択回路  $19b$  のゲート電極には、水平走査回路  $22$  (図2参照。) から第2選択信号  $S2$  が入力する。

[0093] 例えば、特定の行で光通信信号を受信させたい場合は、垂直走査回路  $23$  の第2スイッチ  $SW2$  及び第4スイッチ  $SW4$  をモード切換信号  $V_{MODE}$  によってオンさせ、オン信号  $V_{B1}$  及びオン信号  $V_{B2}$  によりその行のリセットトランジスタ  $T_{r14}$  及びバリアトランジスタ  $T_{r17}$  をいずれもオン状態に制御する。これにより、第2の増幅回路  $15b$  の入力電圧  $V_{FD}$  は、フォトダイオード  $11$  で生成した電荷の蓄積と放電の繰返しに応じて脈動する。脈動する入力電圧  $V_{FD}$  は、第2の増幅回路  $15b$  に入力される。垂直走査回路  $23$  によってその行の第1選択信号  $S1$  を低電位にし、水平走査回路  $22$  によって特定の列の第2選択信号  $S2$  を高電位にすると、第2の増幅回路  $15b$  と第2の選択回路  $19b$  を介して水平出力信号線  $H_i$  に出力が読み出され、直流成分除去回路  $DC_cj$  でデジタルに変換された信号が出力端子  $V_{OUT1}$  を介して水平方向に出力される。

[0094] 特定の行で画像を撮像したい場合は、反転されたモード切換信号  $V_{MODE}$  によって、垂直走査回路  $23$  の第1スイッチ  $SW1$  及び第3スイッチ  $SW3$  をオンにさせる。即ち、その行の電荷蓄積用コンデンサ  $12$  の電荷量を初期化するために、リセットトランジスタ  $T_{r14}$  のゲート電極にパルス波のリセット信号  $V_{RST}$  を入力し、リセットトランジスタ  $T_{r14}$  をオンする。このとき、バリアトランジスタ  $T_{r17}$  もパルス波である切換信号  $V_{TRS}$  によってオン状態に制御されている。これにより、電荷蓄積用コンデンサ  $12$  の電荷量がリセット電圧  $V_R$  に基づいて初期化される。リセットトランジスタ  $T_{r14}$

は、初期化後にパルス波によりオフ状態に制御される。バリアトランジスタ  $T_{r17}$  も初期化後にパルスの波の切換信号  $V_{TRS}$  によりオフ状態に制御される。これにより、フォトダイオード 11 のカソード側がフローティング状態になる。更に、バリアトランジスタ  $T_{r17}$  は、パルス波の切換信号  $V_{TRS}$  によって電荷蓄積期間にオフし、電荷転送期間にオンするように制御される。電荷蓄積期間においてセル  $X_{ij}$  に光が入射すると、フォトダイオード 11 で電荷が生成される。生成した電荷が電荷蓄積用コンデンサ 12 に蓄積すると、第 1 の増幅回路 15 a の入力電圧  $V_{FD}$  が低下する。所定期間が経過した後に、垂直走査回路 23 によってその行の第 1 選択信号  $S_1$  を高電位にし、水平走査回路 22 によって特定の列の第 2 選択信号  $S_2$  を低電位にすると、第 1 の増幅回路 15 a と第 1 の選択回路 19 a を介して垂直出力信号線  $B_{j1}$  に出力が読み出され、ノイズキャンセラ回路  $NC_j$  にノイズが除去され、画像信号が出力端子  $V_{OUT2}$  を介して垂直方向に出力される。このようにして、特定の行で光通信信号を受信し、それと同時に他の行で画像を撮像することができる。

[0095] 本発明の第 6 の実施の形態に係る情報取得装置においては、水平走査回路 22 によって、特定の列の複数の行に対して、光通信信号を受信するように選択し、光通信信号情報をそれぞれ水平方向から取り出すようにすれば、特定の列の複数のセル（画素）に対して、同時に光通信信号を受信し、それぞれ水平方向に出力するようにすることもできる。

[0096] 本発明の第 6 の実施の形態に係る情報取得装置によれば、第 1～第 5 の実施の形態と同様に、素子面積の小型化、消費電力の低減化、ノイズの抑制が可能である。特に、小型化された構造で、画像情報と光通信信号情報の双方を取得し、処理することが可能な情報取得装置を提供することができる。特に、第 6 の実施の形態に係る情報取得装置は、光通信信号情報を水平方向から取り出すようにしているので、複数の行のセルが光通信信号を同時に受信するように選択するモードの採用により、微弱な光通信信号をより高感度に検出することが可能となる。

[0097] 更に、第 6 の実施の形態に係る情報取得装置において、第 1～第 5 の実施

の形態と同様に、光通信信号の受信時にリセットトランジスタ  $T_{r14}$  を弱反転状態で動作させるようにすれば、より高感度な光通信信号の検出が可能となる。

[0098] 更に、本発明の第6の実施の形態によれば、第6の実施の形態に係る情報取得装置を有する情報受信系に、光通信信号を送信する情報送信系とを組み合わせさせた構成にすることにより、高感度、小型化、低消費電力、低ノイズの光通信システムを提供できる。

[0099] (その他の実施の形態)

上記のように、本発明は第1～第6の実施の形態によって記載したが、これらは例示に過ぎず、この開示の一部をなす論述及び図面は本発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。

[0100] 例えば、第1～第6の実施の形態においては、リセットトランジスタ  $T_{r14}$ 、バリアトランジスタ  $T_{r17}$  と、バッファトランジスタ  $T_{r15}$ 、選択トランジスタ  $T_{r19}$  等の絶縁ゲート型トランジスタが MOSFET である場合について例示的に説明したが、これらの絶縁ゲート型トランジスタは MOSFET に限定されるものではなく、絶縁ゲート型静電誘導トランジスタ (SIT) 等、種々の絶縁ゲート型トランジスタが採用可能であり、更には、絶縁ゲート型トランジスタには高電子移動度トランジスタ (HEMT) 等も含み得るものである。

[0101] 特に、リセットトランジスタ  $T_{r14}$  に、MOSFET の短チャネル化の極限構造とも考え得る MOSSIT や MISSIT (以下において「MOSSIT 等」という。) を用いてもよい。MOSSIT 等は、MOSFET におけるサブスレッショルド電流を積極的に用いた半導体素子との解釈も可能であるが、MOSSIT 等にはしきい値電圧やサブスレッショルド領域の概念はない。即ち、MOSSIT 等においては、弱反転状態において拡散電流をソース領域の前面に設けたポテンシャルバリアを介して、ソース・ドレイン間のドリフト領域に注入し、ポテンシャルバリアの高さをゲート電圧で制

御する半導体素子であるので、ドレイン電圧に対しドレイン電流が指数関数的に増加する3極管型の電流電圧特性を示す。リセットトランジスタTr14としてMOSSIT等を用いれば、微弱な光通信信号を受信した場合であっても、リセットトランジスタTr14に流れるドレイン電流 $I_D$ を大きな値に増幅することが可能になり、増幅回路15への入力電圧 $V_{FD}$ を大きくし、より高感度な光通信信号の検出が可能となる。更にMOSSIT等はチャンネルを空乏化した状態で動作させ得るので、半導体層11bの不純物密度を低下できる。よって、MOSSIT等の採用により、フォトダイオード11をpinダイオードにすることが可能になり、フォトダイオード11を高感度化するためのプロセス的な整合性や適用性も良好となる。

- [0102] 更に、例えば、セルと読み出し回路の間にマルチプレクサを接続し、選択されたセルのみを読み出し回路に接続し、光通信信号情報又は画像情報を出力させることもできる。
- [0103] 又、第6の実施の形態で説明した構成において、アナログ／デジタル変換回路に接続する水平方向の出力信号線を各行毎に複数にすれば、各行毎に複数のセル（画素）を同時に読み出すことができる。
- [0104] 又、第1～第6の実施の形態においては、第1導電型をp型、第2導電型をn型として説明した。そして、既に述べた第2の実施の形態の説明では、リセットトランジスタTr14を、第1の実施の形態のnMOSFETに代えて、pMOSFETにする例を述べたが、第1～第6の実施の形態において、第1導電型をn型、第2導電型をp型としても、電気的な極性を反対にすれば同様な効果が得られることは容易に理解できるであろう。このとき、例えば、図8に示した表面埋込領域11aは「受光アノード領域」になるように、対応して、呼称等を適宜極性を反転させればよい。
- [0105] 更に、第1～第6の実施の形態の説明においては、2次元固体撮像装置（エリアセンサ）を例示的に説明したが、本発明の画素は2次元固体撮像装置の画素のみに用いられるように限定して解釈するべきではない。例えば、図2に示した2次元マトリクスにおいて、 $i = n = 1$ とした1次元固体撮像装

置（ラインセンサ）のセル（画素）として複数のセル（画素）を1次元に配列してもよいことは、上記開示の内容から、容易に理解できるはずである。

[0106] 又、本明細書又は図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、第1～第6の実施の形態によって記載した開示内容のみに限定されるものでもない。又、本明細書又は図面に例示した技術は複数目的を同時に達成し得る態様を含むものであるもので、態様によって、そのうちの1つの目的を達成すること自体で技術的有用性を持つものと限定的に解釈されるものではない。

[0107] このように、本発明はここでは記載していない様々な実施の形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当と解釈される範囲において、請求項に記載された発明特定事項によってのみ定められるものである。

### 産業上の利用可能性

[0108] 本発明の情報取得装置は、微弱な光通信信号を高感度に受信する技術が必要な種々の産業に利用可能である。特に、情報取得装置を構成する素子面積の小型化、情報取得装置の消費電力の低減化、情報取得装置のノイズの抑制等が要求される技術が必要な種々の産業に利用可能である。

[0109] 例えば、本発明の情報取得装置は、小型化された構造に加え、画像情報と光通信信号情報の双方を取得し処理するような動作モードも可能であるので、オフィス等においてコンピュータネットワークを構築する際、パーソナルコンピュータ等の各機器の位置を画像情報で確認し、更に、各機器の位置が確認された段階で、各機器の間で光を利用して相互にデータ通信を行うような情報取得装置として、産業に利用可能である。

[0110] 又、本発明の情報取得装置を有する情報受信系に、光通信信号を送信する情報送信系とを組み合わせた構成により、光通信システムが提供できるので、高度道路交通システム（ITS）において、標識や信号等の地上施設との通信や車両間通信を行う自動車・情報通信関連産業や、高感度、小型化、低消費電力、低ノイズの光通信システムが必要な物流や観光など幅広い分野の

産業に利用可能である。

## 請求の範囲

- [請求項1] 複数のセルを配置したセンサアレイと、  
前記セルのそれぞれの動作を制御し、前記セルのそれぞれから出力された信号を処理する周辺回路  
とを含み、前記複数のセルの内の少なくとも1つのセルが、信号電荷を生成して蓄積する光電変換蓄積素子と、該光電変換蓄積素子が生成した信号電荷を電位の変化として検出する電位検出回路と、前記電位の変化を増幅して出力信号線に出力する増幅回路とを備え、  
前記光電変換蓄積素子と前記電位検出回路とが、第1電位端子と第2電位端子の間に直列に接続され、前記電位検出回路が、光通信信号の受信時に、前記電位の変化を弱反転状態で検出する絶縁ゲート型トランジスタを有することを特徴とする情報取得装置。
- [請求項2] 前記複数のセルのそれぞれが、前記光電変換蓄積素子と、前記電位検出回路と、前記増幅回路とを備え、  
前記複数のセルのそれぞれにおいて、前記絶縁ゲート型トランジスタが導通状態となることにより、前記光電変換蓄積素子に蓄積された電荷をリセットするリセットトランジスタとして機能し、前記リセット後に前記絶縁ゲート型トランジスタが遮断状態となることにより、前記光電変換蓄積素子に画像情報としての信号電荷を蓄積し、前記増幅回路が前記画像情報としての電位の変化を増幅して出力信号線に出力することを特徴とする請求項1に記載の情報取得装置。
- [請求項3] 前記周辺回路から、前記絶縁ゲート型トランジスタのゲート電極に、前記絶縁ゲート型トランジスタを前記弱反転状態、前記導通状態、及び前記遮断状態に設定する信号がそれぞれ出力されることを特徴とする請求項2に記載の情報取得装置。
- [請求項4] 前記複数のセルのそれぞれが、前記光電変換蓄積素子と前記電位検出回路との間に、電荷転送回路を更に備えることを特徴とする請求項2に記載の情報取得装置。

- [請求項5] 前記センサアレイは前記複数のセルをマトリクス状に配列したことを特徴とする請求項2に記載の情報取得装置。
- [請求項6] 前記複数のセルのそれぞれが、前記増幅回路と前記出力信号線との間に、前記マトリクス状の配列の内の特定の行のセルを選択する選択回路を更に備えることを特徴とする請求項5に記載の情報取得装置。
- [請求項7] 前記複数のセルのそれぞれにおいて、前記増幅回路を前記画像情報としての電位の変化を増幅して第1の出力信号線に出力する第1の増幅回路とし、  
前記複数のセルのそれぞれが、光通信信号の受信時に、前記光通信信号による信号電荷による電位の変化を増幅して第2の出力信号線に出力する第2の増幅回路を更に備えることを特徴とする請求項2に記載の情報取得装置。
- [請求項8] 前記センサアレイは前記複数のセルをマトリクス状に配列したことを特徴とする請求項7に記載の情報取得装置。
- [請求項9] 前記複数のセルのそれぞれが、  
前記第1の増幅回路と前記第1の出力信号線との間に、前記マトリクス状の配列の内の特定の行のセルを選択する第1の選択回路と、  
前記第2の増幅回路と前記第2の出力信号線との間に、前記マトリクス状の配列の内の特定の行のセルを選択する第2の選択回路  
とを更に備えることを特徴とする請求項8に記載の情報取得装置。
- [請求項10] 光通信信号を送信する情報送信系と、  
複数のセルを配置したセンサアレイ、前記光通信信号を受信するよう  
に前記セルのそれぞれの動作を制御し、前記複数のセルの内の少なく  
とも1つのセルから出力された前記光通信信号による信号を処理す  
る周辺回路とを含む情報取得装置を有する情報受信系  
とを備え、前記少なくとも1つのセルが、前記光通信信号による信  
号電荷を生成して蓄積する光電変換蓄積素子と、該光電変換蓄積素子  
が生成した信号電荷を電位の変化として検出する電位検出回路と、前




記電位の変化を増幅して出力信号線に出力する増幅回路とを備え、前記光電変換蓄積素子と前記電位検出回路とが、第1電位端子と第2電位端子の間に直列に接続され、前記電位検出回路が、前記光通信信号の受信時に、前記電位の変化を弱反転状態で検出する絶縁ゲート型トランジスタを有することを特徴とする光通信システム。

[請求項11] 前記複数のセルのそれぞれが、前記光電変換蓄積素子と、前記電位検出回路と、前記増幅回路とを備え、


前記複数のセルのそれぞれにおいて、前記絶縁ゲート型トランジスタが導通状態となることにより、前記光電変換蓄積素子に蓄積された電荷をリセットするリセットトランジスタとして機能し、前記リセット後に前記絶縁ゲート型トランジスタが遮断状態となることにより、前記光電変換蓄積素子に画像情報としての信号電荷を蓄積し、前記増幅回路が前記画像情報としての電位の変化を増幅して出力信号線に出力することを特徴とする請求項10に記載の光通信システム。

[請求項12] 前記周辺回路から、前記絶縁ゲート型トランジスタのゲート電極に、前記絶縁ゲート型トランジスタを前記弱反転状態、前記導通状態、及び前記遮断状態に設定する信号がそれぞれ出力されることを特徴とする請求項11に記載の光通信システム。


[図1]




[図2]




[図3]



[図4]



[図5]



[図6]


(a)

	光信号の受信時	光信号の非受信時
リセット用 トランジスタ14	ON	OFF
読み出し用 スイッチSW10	ON	OFF

(b)


	画像の撮影時	画像の非撮影時
リセット用 トランジスタ14	ON → OFF (初期化)	OFF
読み出し用 スイッチSW10	OFF → ON (電荷蓄積) (電荷転送)	OFF

[図7]







[図8]




[図9]




[図10]




[図11]



[圖12]



[图13]



[図14]


(a)

	光信号の受信時	光信号の非受信時
リセット用 トランジスタ14	ON	OFF
バリア用 トランジスタ17	ON	OFF

(b)


	画像の撮影時	画像の非撮影時
リセット用 トランジスタ14	ON → OFF (初期化)	OFF
バリア用 トランジスタ17	ON → OFF (初期化) (電荷蓄積) → ON (電荷転送)	OFF

[圖15]







[図16]



[図17]



[図18]



## INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2009/066421

## A. CLASSIFICATION OF SUBJECT MATTER

H04B10/10(2006.01)i, H01L27/14(2006.01)i, H04B10/04(2006.01)i, H04B10/06(2006.01)i, H04B10/105(2006.01)i, H04B10/14(2006.01)i, H04B10/22(2006.01)i, H04B10/26(2006.01)i, H04B10/28(2006.01)i, H04N5/335(2006.01)i  
According to International Patent Classification (IPC) or to both national classification and IPC

## B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)  
H04B10/00-10/28, H04J14/00-14/08, H01L27/14, H04N5/335

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched  
Jitsuyo Shinan Koho 1922-1996 Jitsuyo Shinan Toroku Koho 1996-2009  
Kokai Jitsuyo Shinan Koho 1971-2009 Toroku Jitsuyo Shinan Koho 1994-2009

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

## C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
A	JP 2003-258736 A (Microsignal Corp.), 12 September 2003 (12.09.2003), paragraphs [0034] to [0044]; fig. 1, 2 (Family: none)	1-12
A	JP 10-90058 A (Honda Motor Co., Ltd.), 10 April 1998 (10.04.1998), paragraphs [0032] to [0057]; fig. 1 to 5 & US 5861621 A fig. 1 to 5 & EP 828297 A2	1-12

Further documents are listed in the continuation of Box C.

See patent family annex.

\* Special categories of cited documents:

"A" document defining the general state of the art which is not considered to be of particular relevance

"E" earlier application or patent but published on or after the international filing date

"L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)

"O" document referring to an oral disclosure, use, exhibition or other means

"P" document published prior to the international filing date but later than the priority date claimed

"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention

"X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone

"Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art

"&" document member of the same patent family

Date of the actual completion of the international search  
02 December, 2009 (02.12.09)

Date of mailing of the international search report  
15 December, 2009 (15.12.09)

Name and mailing address of the ISA/  
Japanese Patent Office

Authorized officer

Facsimile No.

Telephone No.

## INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2009/066421

C (Continuation). DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
A	JP 2002-77733 A (Minolta Co., Ltd.), 15 March 2002 (15.03.2002), paragraphs [0002] to [0005] & US 2002/0054389 A1 paragraphs [0005] to [0008] & EP 1187217 A2	1-12
A	JP 2006-32564 A (Hiroshima University), 02 February 2006 (02.02.2006), paragraphs [0027] to [0028]; fig. 5 (Family: none)	1-12

A. 発明の属する分野の分類 (国際特許分類 (IPC))

Int.Cl. H04B10/10(2006.01)i, H01L27/14(2006.01)i, H04B10/04(2006.01)i, H04B10/06(2006.01)i, H04B10/105(2006.01)i, H04B10/14(2006.01)i, H04B10/22(2006.01)i, H04B10/26(2006.01)i, H04B10/28(2006.01)i, H04N5/335(2006.01)i

B. 調査を行った分野

調査を行った最小限資料 (国際特許分類 (IPC))

Int.Cl. H04B10/00-10/28, H04J14/00-14/08, H01L27/14, H04N5/335

最小限資料以外の資料で調査を行った分野に含まれるもの

日本国実用新案公報	1922-1996年
日本国公開実用新案公報	1971-2009年
日本国実用新案登録公報	1996-2009年
日本国登録実用新案公報	1994-2009年

国際調査で使用した電子データベース (データベースの名称、調査に使用した用語)

C. 関連すると認められる文献

引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号
A	JP 2003-258736 A (マイクロシグナル株式会社) 2003. 09. 12, 段落[0034]-[0044], 第 1, 2 図 (ファミリーなし)	1-12
A	JP 10-90058 A (本田技研工業株式会社) 1998. 04. 10, 段落[0032]-[0057], 第 1-5 図 & US 5861621 A, 第 1-5 図 & EP 828297 A2	1-12

C 欄の続きにも文献が列挙されている。

パテントファミリーに関する別紙を参照。

\* 引用文献のカテゴリー

「A」特に関連のある文献ではなく、一般的技術水準を示すもの  
 「E」国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの  
 「L」優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献 (理由を付す)  
 「O」口頭による開示、使用、展示等に言及する文献  
 「P」国際出願日前で、かつ優先権の主張の基礎となる出願

の日の後に公表された文献  
 「T」国際出願日又は優先日後に公表された文献であって出願と矛盾するものではなく、発明の原理又は理論の理解のために引用するもの  
 「X」特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの  
 「Y」特に関連のある文献であって、当該文献と他の 1 以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの  
 「&」同一パテントファミリー文献

国際調査を完了した日 02. 12. 2009	国際調査報告の発送日 15. 12. 2009		
国際調査機関の名称及びあて先 日本国特許庁 (ISA/J P) 郵便番号 100-8915 東京都千代田区霞が関三丁目 4 番 3 号	特許庁審査官 (権限のある職員) 東 昌秋	5 J	3858
	電話番号 03-3581-1101 内線 3534		

C (続き) . 関連すると認められる文献		
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号
A	JP 2002-77733 A (ミノルタ株式会社) 2002. 03. 15, 段落[0002]-[0005] & US 2002/0054389 A1, 段落[0005]-[0008] & EP 1187217 A2	1-12
A	JP 2006-32564 A (国立大学法人広島大学) 2006. 02. 02, 段落[0027]-[0028], 第5図 (ファミリーなし)	1-12