

(12) 特許協力条約に基づいて公開された国際出願

(19) 世界知的所有権機関
国際事務局(43) 国際公開日
2011年3月24日(24.03.2011)

PCT



(10) 国際公開番号

WO 2011/033962 A1

(51) 国際特許分類:

H01P 7/08 (2006.01) *H03F 1/02* (2006.01)
H01P 1/212 (2006.01) *H03F 3/24* (2006.01)
H01P 3/08 (2006.01) *H03F 3/60* (2006.01)

(21) 国際出願番号:

PCT/JP2010/065288

(22) 国際出願日:

2010年9月7日(07.09.2010)

(25) 国際出願の言語:

日本語

(26) 国際公開の言語:

日本語

(30) 優先権データ:

特願 2009-217816 2009年9月18日(18.09.2009) JP

(71) 出願人(米国を除く全ての指定国について): 国立大学法人電気通信大学(THE UNIVERSITY OF ELECTRO-COMMUNICATIONS) [JP/JP]; 〒1828585 東京都調布市調布ヶ丘一丁目5番地1 Tokyo (JP).

(72) 発明者; および

(75) 発明者/出願人(米国についてのみ): 黒田 健太 (KURODA, Kenta) [JP/JP]; 〒1828585 東京都調布市調布ヶ丘一丁目5番地1 国立大学法人電気通信大学内 Tokyo (JP). 本城 和彦(HONJO,

Kazuhiko) [JP/JP]; 〒1828582 東京都調布市調布ヶ丘一丁目5番地1 国立大学法人電気通信大学内 Tokyo (JP).

(74) 代理人: 三好 秀和, 外(MIYOSHI, Hidekazu et al.); 〒1050001 東京都港区虎ノ門一丁目2番8号 虎ノ門琴平タワー Tokyo (JP).

(81) 指定国(表示のない限り、全ての種類の国内保護が可能): AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.


(84) 指定国(表示のない限り、全ての種類の広域保護が可能): ARIPO (BW, GH, GM, KE, LR, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW), ユーラシア (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM), ヨーロッパ (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR,

[続葉有]

(54) Title: MICROWAVE HARMONIC PROCESSING CIRCUIT

(54) 発明の名称: マイクロ波高調波処理回路

[図5]



2つの並列先端開放スタブ T25,T26 が 1つの接続点で接続され、所定の電気長を有する直列伝送線路 T11 の出力端子に 1 点で並列接続され 2 次以上で n 次 (n は任意の整数) までの高調波に対してそれぞれが所定の電気長を持つ異なる長さの ($n-1$) 個の並列先端開放スタブ T21~T26、直列伝送線路と ($n-1$) 個の並列先端開放スタブの内の構成されて構成された第1ストリップ導体 7、($n-3$) 個の並列先端開放スタブ T21,T22,T34,T24 が 1つの接続点で接続されて構成された第2ストリップ導体 3、第1ストリップ導体と第2ストリップ導体との間に配置された接地層 5、第1ストリップ導体の接続部 20 と第2ストリップ導体の接続部 22 を電気的に接続するビア 10 を有する。

(57) Abstract: A microwave harmonic processing circuit comprises: an $n-1$ number of parallel open stubs (T21 to T26), of differing lengths, which are connected in parallel at one point with the output terminal of a series transmission line (T11) which has an input terminal connected to the output terminal of a transistor and a predetermined electrical length, the stubs respectively having the predetermined electrical length with respect to second order to n th order (where n is any integer) harmonics; a first strip conductor (7) which is formed by connecting the series transmission line and two parallel open stubs (T25, T26) among the $n-1$ number of parallel open stubs at one connection point; a second strip conductor (3) which is formed by connecting an $n-3$ number of parallel open stubs (T21, T22, T34, T24) at one connection point; a ground layer (5) disposed between the first strip conductor and second strip conductor; and a via (10) which electrically connects the connection part (20) of the first strip conductor to the connection part (22) of the second strip conductor.

(57) 要約: マイクロ波高調波処理回路は、入力端子がトランジスタの出力端子に接続され、所定の電気長を有する直列伝送線路 T11 の出力端子に 1 点で並列接続され 2 次以上で n 次 (n は任意の整数) までの高調波に対してそれぞれが所定の電気長を持つ異なる長さの ($n-1$) 個の並列先端開放スタブ T21~T26、直列伝送線路と ($n-1$) 個の並列先端開放スタブの内の構成されて構成された第1ストリップ導体 7、($n-3$) 個の並列先端開放スタブ T21,T22,T34,T24 が 1つの接続点で接続されて構成された第2ストリップ導体 3、第1ストリップ導体と第2ストリップ導体との間に配置された接地層 5、第1ストリップ導体の接続部 20 と第2ストリップ導体の接続部 22 を電気的に接続するビア 10 を有する。



GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, 添付公開書類:
NL, NO, PL, PT, RO, SE, SI, SK, SM, TR), OAPI (BF, — 国際調査報告（条約第 21 条(3))
BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE,
SN, TD, TG).

明 細 書

発明の名称：マイクロ波高調波処理回路

技術分野

[0001] 本発明は、特にマイクロ波帯に適用されるマイクロ波高調波処理回路に関する。

背景技術

[0002] 高出力HEMT (High Electron Mobility Transistor) 等のトランジスタを用いた増幅器の電力効率を向上させる手段として、トランジスタの出力端子に高調波を反射するマイクロ波高調波処理回路を接続することが通常行われる。

[0003] このマイクロ波高調波処理回路は、トランジスタの出力端子におけるインピーダンスを、偶数次高調波に対して短絡にし奇数次高調波に対して開放にして、高調波をトランジスタへ反射させることによりトランジスタ出力端子の電流および電圧波形を制御する。この動作はF級動作と呼ばれる。F級動作では、トランジスタ出力の瞬時電流と瞬時電圧との重なりを排除することができ、トランジスタでの電力消費が抑えられる。これによって、増幅器の電力効率を向上させることができる。

図1は従来のマイクロ波高調波処理回路の例1の平面図を示す。図2は図1のマイクロ波高調波処理回路の設計目標となるマイクロ波特性が得られる等価回路を示す。図1に示すマイクロ波高調波処理回路は、单一平面上にマイクロストリップ線路を用いて構成され、入力用のマイクロ波主線路T11と出力用のマイクロ波主線路T12と一端が開放された4つのスタブT21～T24とが单一の接続点70で接続されている。図1に示すマイクロストリップ線路を用いることにより、図2に示す等価回路を実現することができる。

[0004] また、従来の技術として、図3に示すF級高効率電力増幅器用のマイクロ波高調波処理回路が知られている（特許文献1）。このマイクロ波高調波処

理回路は、マイクロ波主線路T11、マイクロ波主線路T12、複数の第1スタブT2～T7、合成補償スタブT*を有する。マイクロ波主線路T11、T12の長さは、トランジスタの出力における基本波の波長 λ の1/4の長さであり、複数の第1スタブT2～T7の長さLは、 $L = \lambda / 4 \text{ m}$ である。合成補償スタブT*のアドミタンスは、複数の第1スタブT2～T7の合成入力アドミタンスと大きさが等しくかつ逆符号である。

[0005] これにより、マイクロ波主線路T11により基本波に対する入力インピーダンスをゼロにし、複数の第1スタブT2～T7により各高調波におけるA点のインピーダンスをゼロにすることができ、合成補償スタブT*により複数の第1スタブT2～T7が基本波に与える影響を除去することができる。

[0006] また、従来の技術として、図4に示すマイクロ波高調波処理回路を用いた高効率の増幅器が知られている（特許文献2）。この増幅器は、増幅用トランジスタ10Aの出力端子に接続され、基本周波数 f_0 の整数倍となる複数の周波数において入力サセプタンスが発散する高調波反射用スタブ20Aを備える。増幅器は、一端が増幅用トランジスタ10Aの出力端子に高調波反射用スタブ20Aと並列に接続され、他端が負荷回路に接続され、増幅用トランジスタ10Aの出力アドミタンスと高調波反射用スタブ20Aの入力サセプタンスの和を、負荷回路のインピーダンス値にインピーダンス整合させる基本波整合回路30を備える。

[0007] 高調波反射用スタブ20Aは、一端が増幅用トランジスタ10Aの出力端子に接続される1つの幹スタブT21Aと、幹スタブT21Aの他端に分岐して並列接続される複数の枝スタブT22A、T23Aとを含む。これにより、高効率、且つ、広帯域な特性が、小型な実装面積の増幅器により得られる。

[0008] また、従来の技術として、本発明者らは、ヨーロッパマイクロ波会議論文に5. 8GHz帯のF級増幅器を開示している（非特許文献1）。

先行技術文献

特許文献

[0009] 特許文献1：特許第4143805号公報

特許文献2：特開2008-113402号公報

非特許文献

[0010] 非特許文献1：kuroda等、Proceeding of the 38 th European Microwave Conference, High-Efficiency GaN-HEMT Class-F Amplifier Operating at 5.7 GHz, pp 440-443(2008)

発明の概要

発明が解決しようとする課題

[0011] しかしながら、図1に示すマイクロ波高調波処理回路では、接続点T0が肥大化しているとともに、隣接するスタブT21～T24間の角度が90度より小さくなり、電流により生ずる磁界が隣接するスタブと結合し、共振周波数が変化してしまう。また、スタブが近接する場所が存在するため、電気的結合による寄生容量も大きくなってしまう。

[0012] F級増幅負荷回路では、複数並列先端開放スタブを用いて、トランジスタから負荷側を見たインピーダンスが偶数次高調波で短絡し、奇数次高調波で開放する必要がある。しかし、特許文献1の回路でも、上記理由により寄生回路素子の介在が回避できないため、基本波が2GHz程度で、5次高調波が10GHz程度の回路への応用が限度であった。

[0013] また、特許文献2における並列先端開放スタブの実装では、多層化された層間が電気的にシールドされていないため、基板間の電気結合が多く存在する。また、同一基板内においても線路素子の直交性が保たれていないため、磁気結合が存在する。このため、回路動作周波数を飛躍的に増大させることはできなかった。

[0014] 現在、各種応用が見込まれている5.8GHz帯のF級増幅器を考えた場合、7次高調波である40.6GHzまでの周波数に対して、精度良く処理する必要があるが、上記理由により理想的なF級増幅器は実現できなかった。このため、5.8GHz帯F級増幅器では、非特許文献1に記載されるように、3次高調波までの処理が限界であり、増幅器の負荷電力効率も68%

程度であった。このため、必要とされるマイクロ波帯における 85% 以上の電力効率とは大きな開きがあった。

[0015] 本発明の課題は、電力効率を大幅に向上することができるマイクロ波高調波処理回路を提供する。

課題を解決するための手段

[0016] 上記課題を解決するために、本発明は、入力端子がトランジスタの出力端子に接続され、所定の電気長を有する直列伝送線路と、前記直列伝送線路の出力端子に 1 点で並列接続され、2 次以上で n 次 (n は任意の整数) までの高調波に対してそれが所定の電気長を持つ異なる長さの ($n - 1$) 個の並列先端開放スタブと、前記直列伝送線路と前記 ($n - 1$) 個の並列先端開放スタブの内の 2 つの並列先端開放スタブが 1 つの接続点で接続されて構成された第 1 伝送線路層と、前記 2 つの並列先端開放スタブを除く前記 ($n - 3$) 個の並列先端開放スタブが 1 つの接続点で接続されて構成された第 2 伝送線路層と、前記第 1 伝送線路層と前記第 2 伝送線路層との間に配置された接地層と、前記第 1 伝送線路層における接続点と前記第 2 伝送線路層における接続点とを電気的に接続するビアとを有する。

発明の効果

[0017] 本発明によれば、多数の異なる長さの並列先端開放スタブを電気的に 1 つの接続点で接続し、接続点に接続される回路素子を第 1 伝送線路層と第 2 伝送線路層とに多層に分割し、第 1 伝送線路層と第 2 伝送線路層との間に接地層が存在するので、各層が電気的にシールドされ、第 1 伝送線路層と第 2 伝送線路層とが結合しなくなる。

[0018] また、第 1 伝送線路層の接続点と第 2 伝送線路層の接続点とをビアにより電気的に接続したので、接続部の物理的面積の増大により生ずる寄生成分と回路素子が近接して配置されることによる素子同士の磁気結合及び電気結合を抑制することができる。

[0019] これにより、理想的な複数の並列先端開放スタブを接続でき、マイクロ波帯における超高効率の F 級電力增幅器などにおいて顕著な効果が得られる。

図面の簡単な説明

[0020] [図1]図1は従来のマイクロ波高調波処理回路の例1を示す平面図である。

[図2]図2は図1のマイクロ波高調波処理回路の目標の等価回路を示す図である。

[図3]図3は従来のマイクロ波高調波処理回路の例2を示す回路構成図である。

[図4]図4は従来のマイクロ波高調波処理回路の例3を示す平面図及び断面図である。

[図5]図5は本発明の実施例1のマイクロ波高調波処理回路の鳥瞰構成図である。

[図6]図6は本発明の実施例1のマイクロ波高調波処理回路内の第1ストリップ導体を示す図である。

[図7]図7は本発明の実施例1のマイクロ波高調波処理回路内の第2ストリップ導体を示す図である。

[図8]図8は本発明の実施例1のマイクロ波高調波処理回路内の第2接地層を示す図である。

[図9]図9は本発明の実施例1のマイクロ波高調波処理回路におけるA-A'間の断面図である。

[図10]図10は本発明の実施例1のマイクロ波高調波処理回路の目標の等価回路を示す図である。

[図11]図11は本発明の実施例1のマイクロ波高調波処理回路の第1ストリップ導体と第2ストリップ導体とによる多層構造を反映した等価回路を示す図である。

[図12]図12は本発明の実施例2のマイクロ波高調波処理回路の等価回路を示す図である。

[図13]図13は本発明の実施例3のマイクロ波高調波処理回路内の第1ストリップ導体を示す図である。

[図14]図14は本発明の実施例3のマイクロ波高調波処理回路内の第2スト

リップ導体を示す図である。

[図15]図15は本発明の実施例3のマイクロ波高調波処理回路の第1ストリップ導体と第2ストリップ導体とによる多層構造を反映した等価回路を示す図である。

[図16]図16(a)は本発明の実施例4のマイクロ波高調波処理回路の鳥瞰構成図、図16(b)はマイクロ波高調波処理回路の断面図である。

[図17]図17(a)は本発明の実施例5のマイクロ波高調波処理回路の鳥瞰構成図、図17(b)はマイクロ波高調波処理回路の断面図である。

[図18]図18はトランジスタ出力部に寄生する寄生キャパシタンスと寄生インダクタンスによる寄生量を考慮してマイクロ波主線路T11の電気長を、基本波の $1/4\lambda$ より短く設計する場合の説明図である。

発明を実施するための形態

[0021] 以下、本発明のマイクロ波高調波処理回路の実施例を図面を参照しながら詳細に説明する。本発明は、多数の異なる長さの並列先端開放スタブを電気的に1つの接続点で接続する必要があるマイクロ波帯平面回路において、接続点に接続される回路素子を複数の平面回路に分割して構成し、各々の平面回路が結合しないように各層が電気的にシールドされている多層ストリップ線路構成としたものである。

[0022] また、本発明は、同一層内の線路の角度を互いに90度となるように線路を配置して磁気結合をなくし、さらに、複数の平面回路に分割された接続点をビアにより電気的に接続したものである。

実施例 1

[0023] 図5は本発明の実施例1のマイクロ波高調波処理回路の鳥瞰構成図である。図5の鳥瞰構成図及び図9の断面図に示すように、矩形状の第1接地層1は誘電体材2上に配置され、誘電体材2と誘電体材4との間には十字状の第2ストリップ導体(第2伝送線路層)3が配置されている。

[0024] 誘電体材4の下面には矩形状の第2接地層5が配置され、第2接地層5の下面には誘電体材6が配置されている。誘電体材6と誘電体材8との間には

十字状の第1ストリップ導体（第1伝送線路層）7が配置されている。誘電体材8の下面には矩形状の第3接地層9が配置されている。

- [0025] 第2ストリップ導体3の上部に配置された第1接地層1とにより第2ストリップ線路層を形成している。第1ストリップ導体7の下部に配置された第3接地層9とに第1ストリップ線路層を形成している。
- [0026] 第1接地層1、第2接地層5、第3接地層9は、導体からなる。誘電体材2, 4, 6, 8は、テフロン（登録商標）、ガラスエポキシ樹脂、セラミック等からなる。
- [0027] 第1ストリップ導体7は、図6に示すように、マイクロ波主線路T11と、マイクロ波主線路T12と、マイクロ波主線路T11, T12と直交する2つの並列先端開放スタブT25, T26とで構成されている。マイクロ波主線路T11, T12と2つの並列先端開放スタブT25, T26とは、1つの接続部20で接続され、接続部20の中心には金属からなるビア10が形成されている。
- [0028] 第2ストリップ導体3は、図7に示すように、互いに直交する4つの並列先端開放スタブT21, T22, T23, T24とで構成されている。4つの並列先端開放スタブT21, T22, T23, T24は、1つの接続部22で接続され、接続部22の中心にはビア10が形成されている。
- [0029] 第1ストリップ導体7により構成されたマイクロ波主線路T11, T12への並列先端開放スタブT25, T26の取り付け位置（接続部20）と、第2ストリップ導体3により構成された4つの並列先端開放スタブT21～T24の分岐点（接続部22）とは、互いに上下に目合わされて、ビア10により最短で電気的に接続されている。
- [0030] また、第1及び第2ストリップ導体3, 7と第2接地層5とがビア10を介して電気的に接触しないように、図8に示すように、第2接地層5にはビア10の直径より大径の孔24が設けられている。また、3つの接地層1, 5, 9は、接地層1, 5, 9の四隅に設けられたビア11～16により接続され、接地層として電気的に一体化されている。

- [0031] 図10は本発明の実施例1のマイクロ波高調波処理回路の目標の等価回路を示す。図10に示すマイクロ波高調波処理回路は、入力端子がHEMT等の高出力のトランジスタQ1の出力端子に接続される基本波で1/4波長の電気長を有するマイクロ波主線路（直列伝送線路）T11と、図示しない負荷との整合部に接続されるマイクロ波主線路T12（これは、1/4波長に限らずともよい）と、マイクロ波主線路T11の出力端子に1点で並列接続され、2次以上でn次（nは任意の整数）までの高調波（実施例1ではnは7である）に対してそれぞれが1/4波長の電気長を持つ異なる長さの（n-1=6）個の並列先端開放スタブT21～T26とを有する。
- [0032] 即ち、並列先端開放スタブT21は、2次高調波に対して1/4波長の電気長を持ち、並列先端開放スタブT22は、3次高調波に対して1/4波長の電気長を持ち、並列先端開放スタブT23は、4次高調波に対して1/4波長の電気長を持ち、並列先端開放スタブT24は、5次高調波に対して1/4波長の電気長を持ち、並列先端開放スタブT25は、6次高調波に対して1/4波長の電気長を持ち、並列先端開放スタブT26は、7次高調波に対して1/4波長の電気長を持つ。なお、並列先端開放スタブT21～T26は、等価的に1/4波長の電気長を有すれば良い。
- [0033] 図11は本発明の実施例1のマイクロ波高調波処理回路の第1ストリップ導体7と第2ストリップ導体3とによる多層構造を反映した等価回路を示す。図11に示す構成は、図5及び図9に示す構成に対応している。
- [0034] 図11において、6個の並列先端開放スタブT21～T26の内、最高次の高調波を処理する最も短い並列先端開放スタブT26は、マイクロ波主線路T11を有する第1ストリップ導体7上に設けられ、マイクロ波主線路T11の出力端子に最短で接続されている。最低次の高調波を処理する最も長い並列先端開放スタブT21は、第2ストリップ導体3上に設けられ、ビア10を介してマイクロ波主線路T11の出力端子に接続されている。
- [0035] このように、実施例1のマイクロ波高調波処理回路によれば、多数の異なる長さの並列先端開放スタブT21～T26を電気的に1つの接続点で接続

し、接続点に接続される回路素子を第1ストリップ導体7と第2ストリップ導体3とに多層に分割し、第1ストリップ導体7と第2ストリップ導体3との間に第2接地層5が介在するので、第1ストリップ導体7と第2ストリップ導体3とが完全に電気的にシールドされて、第1ストリップ導体7と第2ストリップ導体3とが結合しなくなる。

- [0036] また、第1ストリップ導体7の接続部20と第2ストリップ導体3の接続部22とをビア10により電気的に接続したので、接続部20, 22の物理的面積の増大により生ずる寄生成分と回路素子が近接して配置されることによる素子同士の磁気結合及び電気結合を抑制することができる。
- [0037] これにより、理想的な複数の並列先端開放スタブを接続でき、マイクロ波帯やミリ波帯における超高効率のF級電力増幅器などにおいて顕著な効果が得られる。
- [0038] また、第1ストリップ導体7のマイクロ波主線路T11とマイクロ波主線路T12と並列先端開放スタブT25と並列先端開放スタブT26とは、互いに90度となるように配置され、第2ストリップ導体3の4つの並列先端開放スタブT21, T22, T23, T24は、互いに90度となるように配置されているので、磁気結合をなくすことができる。
- [0039] また、高調波を処理するスタブの長さは短いので、最も高次の並列先端開放スタブT26は、第1ストリップ導体7に設けられ、最も低次の並列先端開放スタブT21は、第2ストリップ導体3に設けられるので、より高調波において、実装時に位相誤差の影響を大幅に低減することができる。
- [0040] また、従来のマイクロ波高調波処理回路では、周波数が5. 8 G H zにおいて3次高調波までの信号を処理するのが限界であった。
- [0041] これに対して、実施例1のマイクロ波高調波処理回路では、nを7とし、異なる長さの6個の並列先端開放スタブT21～T26を設け、トランジスタの出力端子から負荷側を見込んだインピーダンスを偶数次高調波で短絡し、奇数次高調波で開放することにより、7次高調波までの信号を処理して、電力効率を理想状態の100%に近づけることができる。即ち、電力効率を

大幅に向上させることができる。

[0042] 特に、近年、マイクロ波電力送電等で注目されている5. 8 GHz帯においては、7次高調波も40. 6 GHzとなり、この帯域でのF級増幅器設計にはマイクロ波からミリ波に亘る高精度回路設計が必要となり、本発明の効果は大きい。GaN HEMT等のマイクロ波トランジスタに本発明のマイクロ波高調波処理回路を適用することにより、5. 8 GHz帯においても85%以上の電力効率を達成することができる。

実施例 2

[0043] 図12は本発明の実施例2のマイクロ波高調波処理回路の等価回路を示す図である。図12に示す実施例2のマイクロ波高調波処理回路において、第2ストリップ導体3Aに配置された各々の並列先端開放スタブT21'，T22'，T23'，T24'は、ビア10の電気長を考慮して、それぞれのスタブ長を短く設定している。

[0044] 即ち、各々の並列先端開放スタブT21'，T22'，T23'，T24'は、ビア10の電気長を補正したスタブ長に設定されたので、多数のスタブをより高精度に電気的に1点で接続させることができる。

実施例 3

[0045] 図13は本発明の実施例3のマイクロ波高調波処理回路内の第1ストリップ導体を示す図である。図13に示す実施例3の第1ストリップ導体7aは、マイクロ波主線路T11，T12と、接続部20aから離れるに従って扇状に広がった扇状スタブからなる並列先端開放スタブT24a，25aとが1つの接続部20aで接続され、接続部20aの中心には金属からなるビア10が形成されている。

[0046] 第2ストリップ導体3aは、図14に示すように、接続部22aから離れるに従って扇状に広がった扇状スタブからなる3つの並列先端開放スタブT21a，T22a，23aで構成されている。3つの並列先端開放スタブT21a，T22a，T23aは、1つの接続部22aで接続され、接続部22aの中心にはビア10が形成されている。

- [0047] 3つの並列先端開放スタブT21a, T22a, T23aは、互いに90度となるように配置されているので、磁気結合をなくすことができる。
- [0048] 第1ストリップ導体7aにより構成されたマイクロ波主線路T11, T12への並列先端開放スタブT25a, T26aの取り付け位置（接続部20a）と、第2ストリップ導体3aにより構成された3つの並列先端開放スタブT21a～T24aの分岐点（接続部22a）とは、互いに上下に目合わされて、ビア10により最短で電気的に接続されている。
- [0049] 図15に本発明の実施例3のマイクロ波高調波処理回路の第1ストリップ導体7aと第2ストリップ導体3aによる多層構造を反映した等価回路を示す。
- [0050] このように、実施例3のマイクロ波高調波処理回路によれば、実施例1のマイクロ波高調波処理回路の効果が得られるとともに、さらに、並列先端開放スタブT21a～T25aの形状をボータイスタブ（扇状スタブ）として、スタブの取り付け位置（接続部20a, 22a）から離れるに従ってスタブ幅を広くしているので、よりスタブの取り付け位置の電気的な不確定性を小さくすることができる。
- [0051] また、マイクロ波主線路T11, T12と異なる層に構成された並列先端開放スタブT21a～T23aは、電流が集中するスタブのエッジ同士の角度が直角を保つように、スタブの個数は3個としている。

実施例 4

- [0052] 図16(a)は本発明の実施例4のマイクロ波高調波処理回路の鳥瞰構成図、図16(b)はマイクロ波高調波処理回路の断面図である。図16に示す実施例4のマイクロ波高調波処理回路は、図9に示す実施例1のマイクロ波高調波処理回路の第1接地層1と誘電体材2とを削除し、最上層の第2ストリップ導体3のみを開放型のマイクロストリップ線路としたことを特徴とする。
- [0053] 最上層の第2ストリップ導体3は、その下部に第2接地層5を有するため、マイクロ波主線路T11, T12にストリップ線路として構成された並列

先端開放スタブ T 25, T 26 との電気的及び磁気的結合はない。このため、マイクロ波高調波処理回路のコストを低減することができる。

実施例 5

- [0054] 図 17 (a) は本発明の実施例 5 のマイクロ波高調波処理回路の鳥瞰構成図、図 17 (b) はマイクロ波高調波処理回路の断面図である。図 17 に示す実施例 5 のマイクロ波高調波処理回路は、図 16 に示す実施例 4 のマイクロ波高調波処理回路の第 3 接地層 9 と誘電体材 8 を削除し、第 1 ストリップ導体 7 と最上層の第 2 ストリップ導体 3 とでマイクロストリップ線路を構成したことを特徴とする。
- [0055] 最上層の第 2 ストリップ導体 3 は、その下部に第 2 接地層 5 を有するため、マイクロ波主線路 T 11, T 12 にストリップ線路として構成された並列先端開放スタブ T 25, T 26 との電気的及び磁気的結合はない。このため、マイクロ波高調波処理回路のコストをさらに低減することができる。
- [0056] なお、本発明は、上述した実施例 1 乃至実施例 4 のマイクロ波高調波処理回路に限定されるものではない。実施例 1, 3, 4 のマイクロ波高調波処理回路では、 $n = 7$ とし、基本波から 7 次高調波までの信号を処理し、実施例 2 のマイクロ波高調波処理回路では、 $n = 6$ とし、基本波から 6 次高調波までの信号を処理したが、本発明は、 n が 8 以上の場合の高調波処理についても同様に適用できる。
- [0057] 例えば、 n が 8 以上の場合には、さらに、図 9 に示す第 1 接地層 1 の上側に誘電体材を挟んで第 3 ストリップ導体（第 3 伝送線路層）を配置し、さらに、第 3 ストリップ導体の上側に誘電体と接地層を挟んで第 4 ストリップ導体（第 4 伝送線路層）とを配置しても良い。
- [0058] この場合、第 2 ストリップ導体 3 は、 $(n - 3)$ 個の並列先端開放スタブの内の 4 個の並列先端開放スタブが 1 つの接続点で接続されて構成され、残りの $(n - 7)$ 個の並列先端開放スタブは、第 3 ストリップ導体と第 4 ストリップ導体とにそれぞれ最大で 4 個ずつ配置されるようにする。
- [0059] そして、第 3 ストリップ導体と第 4 ストリップ導体とに配置された並列先

端開放スタブは、1つの接続点で接続されて各ビアを介して第2ストリップ導体3用のビア10に接続すればよい。

[0060] また、第3ストリップ導体、第3ストリップ導体の各々において、隣接する並列先端開放スタブが、互いに90度となるように配置されることで、磁気結合をなくすことができる。このようにnが8以上の場合にも本発明は適用することができる。

[0061] なお、前記の各実施例では、マイクロ波主線路（直列伝送線路）T11の電気長を、基本波の1/4λとして説明した。しかし、実際の設計にあっては、スイッチング素子であるトランジスタQ1の出力部には、寄生キャパシタンスと寄生インダクタンスが存在するので、この寄生量を考慮してマイクロ波主線路T11の電気長を、基本波の1/4λより短く設計することもあり得る。従って、マイクロ波主線路T11の電気長を、等価的に、即ち実質的に、基本波の1/4λとなるように設計するものである。

[0062] この等価的な電気長1/4λの短縮許容長△λは、以下の式で表される長さで決定される。例えば、マイクロ波主線路T11の電気長は、寄生量に応じてλ/4に対して-20%程度までの短縮が考えられる。

[0063] 図18(a)に示すようにトランジスタQ1の出力部に寄生キャパシタンスC_P、寄生インダクタンスL_Pが存在するとき、補償のためにマイクロ波主線路T11をλ/4より短くする短縮長は以下のように伝送線路に近似させることで求められる。

[0064] 図18(b)に示すように、図18(a)の破線部のみのF行列を求める以下のようなになる。

[数1]

$$\begin{pmatrix} V_1 \\ I_1 \end{pmatrix} = \begin{pmatrix} 1 & jwL_P \\ jwC_P & 1 - w^2 L_P C_P \end{pmatrix} \begin{pmatrix} V_2 \\ I_2 \end{pmatrix} \quad \dots \quad (1)$$

[0065] 次に、以下のF行列と影像パラメータの関係を用いてこの回路の伝達定数θを求める。

[数2]

$$F = \begin{pmatrix} A & B \\ C & D \end{pmatrix} = \begin{pmatrix} \sqrt{\frac{Z_{01}}{Z_{02}}} \cosh \theta & \sqrt{Z_{01}Z_{02}} \sinh \theta \\ \frac{1}{\sqrt{Z_{01}Z_{02}}} \sinh \theta & \sqrt{\frac{Z_{02}}{Z_{01}}} \cosh \theta \end{pmatrix} \quad \cdots (2)$$

[0066] 式(1)に式(2)を代入して整理することで、 $\cosh \theta$ は以下のようになる。

[数3]

$$\cosh \theta = \sqrt{1 - w^2 L_p C_p} \quad \cdots (3)$$

[0067] 遮断周波数

$$f_c = \frac{1}{2\pi \sqrt{L_p C_p}}$$

[0068] が処理する最高次の高調波よりも十分高いならば上式の右辺は実数となるため、 $\theta = \alpha + j\beta$ とすると、（最高次の周波数が遮断周波数よりも高くなるときは、その次数まで処理する負荷回路は得られない）

[数4]

$$\alpha = 0, \cos \beta = \sqrt{1 - w^2 L_p C_p} \quad \cdots (4)$$

[0069] となる。

[0070] 図18(a)の破線で囲まれた寄生成分を伝送線路とみた場合、その電気長は $w_0 = 2\pi f_0$ （ただし f_0 は基本波の周波数）を代入して

$$\beta = \arccos \sqrt{1 - w_0^2 L_p C_p} \text{ (rad)}$$

[0071] となる。このため、マイクロ波主線路T11の長さは基本波において

[数5]

$$\left(\frac{1}{4} - \frac{\arccos \sqrt{1 - w_0^2 L_p C_p}}{2\pi} \right) \lambda \quad \dots (5)$$

[0072] とすればよい。

[0073] ここでは寄生成分が C_p 、 L_p のみの単純な例を示したが、これより複雑な場合についても同様に求めることができる。

[0074] また、図8に示す3つの接地層1、5、9が、接地層1、5、9の四隅に設けられたビア11～16により接続される例を説明したが、このビアの数は4つに限られず、電気的な接地が得られる状態で増減が可能である。

産業上の利用可能性

[0075] 本発明のマイクロ波高調波処理回路は、マイクロ波帯のF級増幅器に適用することができる。

符号の説明

[0076] 1 第1接地層

2、4、6、8 誘電体材

3 第2ストリップ導体

5 第2接地層

7 第1ストリップ導体

9 第3接地層

10～16 ビア

20、22 接続部

T11、T12 マイクロ波主線路

T21～T26 並列先端開放スタブ


Q1 スイッチング素子

請求の範囲


- [請求項1] 入力端子がトランジスタの出力端子に接続され、所定の電気長を有する直列伝送線路と、
前記直列伝送線路の出力端子に 1 点で並列接続され、2 次以上で n 次 (n は任意の整数) までの高調波に対してそれが所定の電気長を持つ異なる長さの ($n - 1$) 個の並列先端開放スタブと、
前記直列伝送線路と前記 ($n - 1$) 個の並列先端開放スタブの内の 2 つの並列先端開放スタブが 1 つの接続点で接続されて構成された第 1 伝送線路層と、
前記 2 つの並列先端開放スタブを除く前記 ($n - 3$) 個の並列先端開放スタブが 1 つの接続点で接続されて構成された第 2 伝送線路層と、
前記第 1 伝送線路層と前記第 2 伝送線路層との間に配置された接地層と、
前記第 1 伝送線路層における接続点と前記第 2 伝送線路層における接続点とを電気的に接続するビアと、
を有するマイクロ波高調波処理回路。
- [請求項2] 前記直列伝送線路は、等価的に基本波で $1 / 4$ 波長の電気長を有する直列伝送線路である請求項 1 記載のマイクロ波高調波処理回路。
- [請求項3] 前記第 2 伝送線路層は、4 個以下の並列先端開放スタブからなり、隣接する並列先端開放スタブ間の角度は、90 度である請求項 1 記載のマイクロ波高調波処理回路。
- [請求項4] 最も高次の並列先端開放スタブは、前記第 1 伝送線路層に設けられ、最も低次の並列先端開放スタブは、前記第 2 伝送線路層に設けられる請求項 1 記載のマイクロ波高調波処理回路。
- [請求項5] 前記並列先端開放スタブは、前記接続点から離れるに従って扇状に広がった扇状スタブからなる請求項 1 記載のマイクロ波高調波処理回路。

- [請求項6] 前記第2伝送線路層の上部に配置された上部接地層とにより第2ストリップ線路層を形成する請求項1記載のマイクロ波高調波処理回路。
- [請求項7] 前記第1伝送線路層の下部に配置された下部接地層とに第1ストリップ線路層を形成する請求項1記載のマイクロ波高調波処理回路。
- [請求項8] 前記第2伝送線路層に配置された各々の並列先端開放スタブは、前記ビアが持つ微小電気長を補正したスタブ長を有する請求項1記載のマイクロ波高調波処理回路。
- [請求項9] さらに、第3伝送線路層と第4伝送線路層とを設け、
前記第2伝送線路層は、前記($n - 3$)個の並列先端開放スタブの
内の4個の並列先端開放スタブが1つの接続点で接続されて構成され
、
残りの($n - 7$)個の並列先端開放スタブは、前記第3伝送線路層
と前記第4伝送線路層とにそれぞれ最大で4個ずつ配置される請求項
1記載のマイクロ波高調波処理回路。


[図1]




[図2]




[図3]




[図4]




[図5]




[図6]




[図7]




[図8]




[図9]




[図10]




[図11]




[図12]




[図13]



[図14]




[図15]




[図16]

(a)




(b)




[図17]

(a)




(b)




[図18]

(a)



(b)



INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2010/065288

A. CLASSIFICATION OF SUBJECT MATTER

*H01P7/08(2006.01)i, H01P1/212(2006.01)i, H01P3/08(2006.01)i, H03F1/02
(2006.01)i, H03F3/24(2006.01)i, H03F3/60(2006.01)i*

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

H01P7/08, H01P1/212, H01P3/08, H03F1/02, H03F3/24, H03F3/60

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

<i>Jitsuyo Shinan Koho</i>	<i>1922-1996</i>	<i>Jitsuyo Shinan Toroku Koho</i>	<i>1996-2010</i>
<i>Kokai Jitsuyo Shinan Koho</i>	<i>1971-2010</i>	<i>Toroku Jitsuyo Shinan Koho</i>	<i>1994-2010</i>

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
A	JP 7-94974 A (NEC Corp.), 07 April 1995 (07.04.1995), entire text; all drawings & US 5473281 A	1-9
A	JP 2002-185211 A (Sharp Corp.), 28 June 2002 (28.06.2002), entire text; all drawings & US 2002/0070824 A1	1-9
A	JP 2008-113402 A (Mitsubishi Electric Corp.), 15 May 2008 (15.05.2008), entire text; all drawings (Family: none)	1-9

Further documents are listed in the continuation of Box C.

See patent family annex.

* Special categories of cited documents:

- "A" document defining the general state of the art which is not considered to be of particular relevance
- "E" earlier application or patent but published on or after the international filing date
- "L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)
- "O" document referring to an oral disclosure, use, exhibition or other means
- "P" document published prior to the international filing date but later than the priority date claimed

"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention

"X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone

"Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art

"&" document member of the same patent family

Date of the actual completion of the international search
06 December, 2010 (06.12.10)

Date of mailing of the international search report
14 December, 2010 (14.12.10)

Name and mailing address of the ISA/
Japanese Patent Office

Authorized officer

Facsimile No.

Telephone No.

A. 発明の属する分野の分類（国際特許分類（IPC））

Int.Cl. H01P7/08(2006.01)i, H01P1/212(2006.01)i, H01P3/08(2006.01)i, H03F1/02(2006.01)i,
H03F3/24(2006.01)i, H03F3/60(2006.01)i

B. 調査を行った分野

調査を行った最小限資料（国際特許分類（IPC））

Int.Cl. H01P7/08, H01P1/212, H01P3/08, H03F1/02, H03F3/24, H03F3/60

最小限資料以外の資料で調査を行った分野に含まれるもの

日本国実用新案公報	1922-1996年
日本国公開実用新案公報	1971-2010年
日本国実用新案登録公報	1996-2010年
日本国登録実用新案公報	1994-2010年

国際調査で使用した電子データベース（データベースの名称、調査に使用した用語）

C. 関連すると認められる文献

引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号
A	JP 7-94974 A (日本電気株式会社) 1995.04.07, 全文, 全図 & US 5473281 A	1-9
A	JP 2002-185211 A (シャープ株式会社) 2002.06.28, 全文, 全図 & US 2002/0070824 A1	1-9
A	JP 2008-113402 A (三菱電機株式会社) 2008.05.15, 全文, 全図 (ファミリーなし)	1-9

□ C欄の続きにも文献が列挙されている。

□ パテントファミリーに関する別紙を参照。

* 引用文献のカテゴリー

「A」特に関連のある文献ではなく、一般的技術水準を示すもの
 「E」国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの
 「L」優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献（理由を付す）
 「O」口頭による開示、使用、展示等に言及する文献
 「P」国際出願日前で、かつ優先権の主張の基礎となる出願

の日の後に公表された文献

「T」国際出願日又は優先日後に公表された文献であって出願と矛盾するものではなく、発明の原理又は理論の理解のために引用するもの
 「X」特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの
 「Y」特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの
 「&」同一パテントファミリー文献

国際調査を完了した日 0 6 . 1 2 . 2 0 1 0	国際調査報告の発送日 1 4 . 1 2 . 2 0 1 0
国際調査機関の名称及びあて先 日本国特許庁（I S A / J P） 郵便番号100-8915 東京都千代田区霞が関三丁目4番3号	特許庁審査官（権限のある職員） 麻生 哲朗 電話番号 03-3581-1101 内線 3568 5 T 2953