

(19) 日本国特許庁(JP)

(12) 特 許 公 報(B2)

(11) 特許番号

特許第4170267号  
(P4170267)

(45) 発行日 平成20年10月22日(2008.10.22)

(24) 登録日 平成20年8月15日(2008.8.15)

(51) Int. Cl. F 1  
**G09C 1/00 (2006.01)** G09C 1/00 650A  
**G06F 7/72 (2006.01)** G06F 7/72

請求項の数 17 (全 16 頁)

(21) 出願番号	特願2004-203435 (P2004-203435)	(73) 特許権者	302062931 NECエレクトロニクス株式会社 神奈川県川崎市中原区下沼部1753番地
(22) 出願日	平成16年7月9日(2004.7.9)	(73) 特許権者	899000068 学校法人早稲田大学 東京都新宿区戸塚町1丁目104番地
(65) 公開番号	特開2006-23647 (P2006-23647A)	(74) 代理人	100123788 弁理士 宮崎 昭夫
(43) 公開日	平成18年1月26日(2006.1.26)	(74) 代理人	100106138 弁理士 石橋 政幸
審査請求日	平成17年8月16日(2005.8.16)	(74) 代理人	100127454 弁理士 緒方 雅昭

最終頁に続く

(54) 【発明の名称】 乗算剰余演算器及び情報処理装置

(57) 【特許請求の範囲】

【請求項1】

被乗数を A、u とし、乗数を B、N とし、乗算剰余演算結果を S としたとき、 $S = S + A \times B + u \times N$  を算出するための乗算剰余演算器であって、

複数のビット数 q 単位で供給される前記乗数 B の値に応じて前記被乗数 A または 0 の値を切換えて出力し、前記ビット数 q 単位で供給される前記乗数 N の値に応じて前記被乗数 u または 0 の値を切換えて出力するセレクタと、

前記セレクタから順次出力される値を用いて  $A \times B + u \times N$  の演算を実行する桁上げ保存加算器と、

前記桁上げ保存加算器から前記ビット数 q 単位で出力される前記  $A \times B + u \times N$  の演算結果と、前記ビット数 q 単位で供給される過去の該演算結果とを加算し、該加算結果を前記乗算剰余演算結果 S として出力する加算器と、

を有する乗算剰余演算器。

【請求項2】

前記被乗数 A を保持し、前記セレクタに供給する第 1 の記憶素子と、

前記被乗数 u を保持し、前記セレクタに供給する第 2 の記憶素子と、

前記乗数 B を保持し、前記セレクタに前記ビット数 q 単位で供給する第 3 の記憶素子と、

前記乗数 N を保持し、前記セレクタに前記ビット数 q 単位で供給する第 4 の記憶素子と、

10

20

前記加算器から出力される前記乗算剰余演算結果  $S$  を保持し、前記ビット数  $q$  単位で該乗算剰余演算結果  $S$  を前記加算器に供給する第 5 の記憶素子と、  
をさらに有する請求項 1 記載の乗算剰余演算器。

【請求項 3】

前記桁上げ保存加算器の動作を制御する制御部をさらに有する請求項 1 または 2 記載の乗算剰余演算器。

【請求項 4】

前記制御部は、  
前記第 1 の記憶素子に前記被乗数  $A$  をセットし、  
前記第 2 の記憶素子に前記被乗数  $u$  をセットし、  
前記第 3 の記憶素子に前記乗数  $B$  をセットし、  
前記第 4 の記憶素子に前記乗数  $N$  をセットし、  
前記セレクタに 0 を供給する請求項 3 記載の乗算剰余演算器。

10

【請求項 5】

予め算出された、前記被乗数  $A$ 、前記乗数  $B$ 、前記乗数  $N$ 、及び前記乗算剰余演算結果  $S$  の値に対する前記被乗数  $u$  の値の関係が格納される  $u$  生成部をさらに有し、

前記制御部は、

前記  $S = S + A \times B + u \times N$  の演算時に前記  $u$  生成部を参照することで前記被乗数  $u$  の値を決定する請求項 3 または 4 記載の乗算剰余演算器。

20

【請求項 6】

前記ビット数  $q$  は 2 である請求項 1 乃至 5 のいずれか 1 項記載の乗算剰余演算器。

【請求項 7】

前記ビット数  $q$  は 4 である請求項 1 乃至 5 のいずれか 1 項記載の乗算剰余演算器。

【請求項 8】

前記第 1 の記憶素子及び前記第 2 の記憶素子はラッチ回路である請求項 2 乃至 7 のいずれか 1 項記載の乗算剰余演算器。

【請求項 9】

前記第 3 の記憶素子、前記第 4 の記憶素子及び前記第 5 の記憶素子はシフトレジスタである請求項 2 乃至 8 のいずれか 1 項記載の乗算剰余演算器。

【請求項 10】

請求項 1 に記載の乗算剰余演算器と、

前記被乗数  $A$  を保持し、前記セレクタに供給する第 1 の記憶素子と、

前記被乗数  $u$  を保持し、前記セレクタに供給する第 2 の記憶素子と、

前記乗数  $B$  を保持し、前記セレクタに前記ビット数  $q$  単位で供給する第 3 の記憶素子と、

、

前記乗数  $N$  を保持し、前記セレクタに前記ビット数  $q$  単位で供給する第 4 の記憶素子と、

、

前記加算器から出力される前記乗算剰余演算結果  $S$  を保持し、前記ビット数  $q$  単位で該乗算剰余演算結果  $S$  を前記加算器に供給する第 5 の記憶素子と、

を有する情報処理装置。

40

【請求項 11】

前記桁上げ保存加算器の動作を制御する制御部をさらに有する請求項 10 記載の情報処理装置。

【請求項 12】

前記制御部は、

前記第 1 の記憶素子に前記被乗数  $A$  をセットし、

前記第 2 の記憶素子に前記被乗数  $u$  をセットし、

前記第 3 の記憶素子に前記乗数  $B$  をセットし、

前記第 4 の記憶素子に前記乗数  $N$  をセットし、

前記セレクタに 0 を供給する請求項 11 記載の情報処理装置。

50

## 【請求項 13】

予め算出された、前記被乗数 A、前記乗数 B、前記乗数 N、及び前記乗算剰余演算結果 S の値に対する前記被乗数 u の値の関係が格納される u 生成部をさらに有し、前記制御部は、

前記  $S = S + A \times B + u \times N$  の演算時に前記 u 生成部を参照することで前記被乗数 u の値を決定する請求項 11 または 12 記載の情報処理装置。

## 【請求項 14】

前記ビット数 q は 2 である請求項 10 乃至 13 のいずれか 1 項記載の情報処理装置。

## 【請求項 15】

前記ビット数 q は 4 である請求項 10 乃至 13 のいずれか 1 項記載の情報処理装置。

10

## 【請求項 16】

前記第 1 の記憶素子及び前記第 2 の記憶素子はラッチ回路である請求項 10 乃至 15 のいずれか 1 項記載の情報処理装置。

## 【請求項 17】

前記第 3 の記憶素子、前記第 4 の記憶素子及び前記第 5 の記憶素子はシフトレジスタである請求項 10 乃至 16 のいずれか 1 項記載の情報処理装置。

## 【発明の詳細な説明】

## 【技術分野】

## 【0001】

20

本発明はべき乗剰余演算を効率よく処理するための乗算剰余演算器及びそれを備えた情報処理装置に関する。

## 【背景技術】

## 【0002】

近年、パーソナルコンピュータや PDA (Personal Digital(Data) Assistants) あるいは携帯電話機等の各種情報処理装置の処理能力が飛躍的に向上し、さらに各種記録メディアの大容量化や通信インフラストラクチャーの整備が進んだことで、個人情報や企業情報等がネットワークや無線手段を介して送受信される機会が増大している。そのため、それらの情報を秘匿化し第三者への漏洩を防ぐ技術が益々重要になってきている。

## 【0003】

30

送受信データを秘匿化するための一般的な手法としては、データを送受信する端末装置どうしが共通の鍵を用いて該データの暗号化と復号を行う共通鍵暗号方式がよく知られている。さらに、近年では B to B、B to C 等の電子商取引の拡大に伴って PKI (Public Key Infrastructure) 技術が注目されている。

## 【0004】

PKI の基本技術である公開鍵暗号方式は、公開鍵を用いて送信データを暗号化し、該公開鍵とペアとなる公開することのない秘密鍵を用いて受信データを復号する方式である。この公開鍵暗号方式は、送信側と受信側で異なる鍵を用い、かつ秘密鍵を通信相手に通知する必要が無いため、上述した共通鍵暗号方式に比べて秘匿化性能が向上する。

## 【0005】

40

公開鍵暗号方式では、現在、RSA (Rivest, Shamir Adleman) 暗号が主として用いられている (例えば、非特許文献 1 参照)。RSA 暗号は、任意の 2 つの素数を乗算した値 N を素因数分解する際の困難性と N を法とする数の世界の性質とを利用する暗号化方式であり、暗号化及び復号化のためにべき乗剰余演算 ( $M^d \text{ mod } N$ ) を実行する。

## 【0006】

べき乗剰余演算は、通常、以下に示す乗算剰余演算の繰り返し処理に置き換えて実行される。

## 【0007】

例えば、 $d = 19$  とするとき、 $C = M^d \text{ mod } N$  は、 $d = 19 = 1 + 2 \times (1 + 2 \times (0 + 2 \times (0 + 2 \times 1)))$  により、

50

$$\begin{aligned}
 C &= M^{1^9} \bmod N \\
 &= M^{1+2 \times (1+2 \times (0+2 \times (0+2 \times 1)))} \bmod N \\
 &= ( ( ( ( ( M^1 )^2 M^0 )^2 M^0 )^2 M^1 )^2 M^1 ) \bmod N \\
 &= ( ( ( M^2 )^2 )^2 M )^2 M \bmod N
 \end{aligned}$$

となる。このように  $d$  を分解すれば、 $M$  を単純に  $d$  回掛けるよりも演算回数を低減できるため、演算時間を短縮できる。なお、 $d$  の分解方法については様々な方法が知られており、上記はその一例を示している。

#### 【0008】

しかしながら、このような乗算剰余演算も、乗算によって演算桁数が倍になり、さらにその乗算結果を  $N$  で除算するため、ハードウェアまたはソフトウェアのいずれを利用して

10

#### 【0009】

も効率よく処理するのが非常に困難な演算である。そのため、乗算剰余演算を効率化するための様々な手法が検討され、代表的な例としてモンゴメリ (Montgomery) 法と呼ばれるアルゴリズムを応用した演算方法が知られている (例えば、特許文献 1 参照)。

モンゴメリ法を応用すると、除算を実質的に行わずに乗算と加減算で上記乗算剰余演算が実現可能であり、乗算剰余演算  $P(A \cdot B)_N = A \cdot B \cdot r^{-n} \bmod N = S$  は、例えば、以下の (1) ~ (8) で示す手順で求めることができる。但し、 $0 < N < r^n$ 、 $N$  は奇数 ( $N$  と  $r$  は互いに素である)、 $0 < A < N$ 、 $0 < B < N$ 、 $A = A_{n-1} A_{n-2} \dots A_0$  (例えば  $A = A_3 A_2 A_1 A_0 = 1 2 3 4$ ) である。

$$(1) \quad v = -N^{-1} \bmod r$$

20

$$(2) \quad S = 0$$

$$(3) \quad \text{for } i = 0 \quad \text{to } n - 1 \quad \{$$

$$(4) \quad S = S + A_i \cdot B$$

$$(5) \quad u = S \cdot v \bmod r$$

$$(6) \quad S = S + u \cdot N$$

$$(7) \quad S = S / r$$

$$(8) \quad \}$$

乗算剰余演算は、上記アルゴリズムから  $S = S + A_i \times B + u \times N$  ( $i = 0 \sim n - 1$ ) の繰り返し演算処理に置き換え可能であり、この処理を実現するための回路である乗算剰余演算器は、例えば図 6 に示すような構成になる。

30

#### 【0010】

図 6 は従来の乗算剰余演算器の構成を示すブロック図である。

#### 【0011】

図 6 に示すように、従来の乗算剰余演算器は、被乗数である上記  $A$  の値を保持する第 1 のラッチ回路 51 と、被乗数である上記  $u$  の値を保持する第 2 のラッチ回路 52 と、 $A + u$  の値を保持する第 3 のラッチ回路 53 と、1 ビット毎に供給される乗数  $B$ 、 $N$  の値に応じて被乗数  $A$ 、 $u$ 、 $A + u$ 、または  $0H$  (全ビット 0) を選択し出力するセレクタ 57 と、セレクタ 57 から出力される値を用いて  $A \times B + u \times N$  の演算を行う周知の桁上げ保存加算器 (Carry Save Adder: 以下、CSA と称す) 56 と、CSA 56 から出力される乗算剰余演算結果  $S$  と外部で保持された算出済みの乗算剰余演算結果  $S$  とを加算し、該加算結果を乗算剰余演算結果  $S$  として出力する加算器 59 とを有する構成である。なお、 $A$ 、 $u$ 、及び  $A + u$  の各値は、例えば不図示の制御部により第 1 のラッチ回路 51 ~ 第 3 のラッチ回路 53 に供給され、乗数  $B$ 、 $N$ 、及び  $0H$  の各値は、例えば不図示の制御部によりセレクタ 57 に供給される。

40

#### 【0012】

図 6 に示す乗算剰余演算器では、乗算剰余演算器の処理ビット長 (例えば、512bit) の乗数  $B$ 、 $N$  がそれぞれ 1 ビット単位でセレクタ 57 に供給される。また、被乗数  $A$ 、 $u$ 、 $A + u$  は、CSA 56 の処理ビット長 (図 6 では  $m$  ビット) に対応して、該ビット長単位でラッチ回路に格納され、CSA 56 に供給される。したがって、例えば乗算剰余演算器の処理ビット長が 512bit であり、CSA 56 の処理ビット長が 128bit の場合、図 6 に示す

50

構成では、被乗数 A、u、A + u の選択処理を 5 1 2 回繰り返すことで  $A(128\text{bit}) \times B(512\text{bit}) + u(128\text{bit}) \times N(512\text{bit})$  の演算が完了し、さらにそれを 4 回繰り返すことで  $A(512\text{bit}) \times B(512\text{bit}) + u(512\text{bit}) \times N(512\text{bit})$  の演算処理が完了することになる。

【0013】

セレクタ 5 7 は、1 ビットずつ供給される乗数 B、N の値に応じて、第 1 のラッチ回路 5 1 ~ 第 3 のラッチ回路 5 3 から供給される被乗数 A、u、A + u、または 0 H を選択し C S A 5 6 に供給する。C S A 5 6 は、セレクタ 5 7 から順次供給される被乗数 A、u、A + u または 0 H をシフト加算することで  $A \times B + u \times N$  を算出し、その中間演算結果を保持しつつ乗算剰余演算結果 S を 1 ビット単位で出力する。

【非特許文献 1】三谷政昭著、「やり直しのための工業数学」、第 5 版、C Q 出版社、2003 年 2 月 1 日、p. 115 - 122

【特許文献 1】特表 2001 - 527673 号公報

【発明の開示】

【発明が解決しようとする課題】

【0014】

現在、公開鍵暗号方式では、上記べき乗剰余演算の C、M、N、d に 1024 ビットの数値を用いた R S A 暗号が広く利用され、さらにビット数が増えることも予想される。そのため、暗号化及び復号化に膨大な量の乗算剰余演算を実行しなければならない。公開鍵暗号方式は、暗号化及び復号化に要する処理時間が共通鍵暗号方式に比べて長いことが問題であり、乗算剰余演算に要する演算時間の短縮が重要な課題となっている。

【0015】

なお、市場では、携帯電話機、PDA、パーソナルコンピュータやサーバ装置等の情報処理装置の普及に伴い、処理性能が高く、かつ低コストな製品が求められている。したがって、このような要求を満たすためには、乗算剰余演算に要する演算時間を短縮すると共に、回路規模の削減を実現できる乗算剰余演算器が必須となる。

【0016】

本発明は上記したような従来の技術が有する問題点を解決するためになされたものであり、演算時間をより短縮できる乗算剰余演算器及び情報処理装置を提供することを目的とする。

【0017】

また、本発明のさらなる目的は、回路規模を増大させることなく演算時間を短縮できる乗算剰余演算器及び情報処理装置を提供することにある。

【課題を解決するための手段】

【0018】

上記目的を達成するため本発明の乗算剰余演算器は、被乗数を A、u とし、乗数を B、N とし、乗算剰余演算結果を S としたとき、 $S = S + A \times B + u \times N$  を算出するための乗算剰余演算器であって、

複数のビット数 q 単位で供給される前記乗数 B の値に応じて前記被乗数 A または 0 の値を切換えて出力し、前記ビット数 q 単位で供給される前記乗数 N の値に応じて前記被乗数 u または 0 の値を切換えて出力するセレクタと、

前記セレクタから順次出力される値を用いて  $A \times B + u \times N$  の演算を実行する桁上げ保存加算器と、

前記桁上げ保存加算器から前記ビット数 q 単位で出力される前記  $A \times B + u \times N$  の演算結果と、前記ビット数 q 単位で供給される過去の該演算結果とを加算し、該加算結果を前記乗算剰余演算結果 S として出力する加算器と、

を有する構成である。

【0019】

一方、本発明の情報処理装置は、上記乗算剰余演算器と、

前記被乗数 A を保持し、前記セレクタに供給する第 1 の記憶素子と、

前記被乗数 u を保持し、前記セレクタに供給する第 2 の記憶素子と、

10

20

30

40

50

前記乗数 B を保持し、前記セレクトタに前記ビット数 q 単位で供給する第 3 の記憶素子と、  
 前記乗数 N を保持し、前記セレクトタに前記ビット数 q 単位で供給する第 4 の記憶素子と、  
 前記加算器から出力される前記乗算剰余演算結果 S を保持し、前記ビット数 q 単位で該乗算剰余演算結果 S を前記加算器に供給する第 5 の記憶素子と、  
 を有する構成である。

【 0 0 2 0 】

上記のように構成された乗算剰余演算器及び情報処理装置では、乗数を複数のビット数 q 単位でセレクトタに供給し、セレクトタにより該乗数の値に応じて被乗数または 0 の値を切換えて C S A に供給するため、C S A の処理ビット長をビット数 q の値に反比例して短縮できる。

10

【 0 0 2 1 】

また、本発明の乗算剰余演算器及び情報処理装置は、予め算出された、前記被乗数 A、前記乗数 B、前記乗数 N、及び前記乗算剰余演算結果 S の値に対する前記被乗数 u の値の関係が格納される u 生成部をさらに有し、

制御部により、前記  $S = S + A \times B + u \times N$  の演算時に前記 u 生成部を参照することで前記被乗数 u の値を決定する構成である。

【 0 0 2 2 】

なお、前記ビット数 q は 2 または 4 であることが望ましい。

20

【 0 0 2 3 】

上記のような乗算剰余演算器は、ビット数 q を 2 または 4 とすることで、u 生成部の回路規模の増大を抑制できる。

【 発明の効果 】

【 0 0 2 4 】

本発明の乗算剰余演算器及び情報処理装置は、C S A の処理ビット長をビット数 q の値に反比例して短縮できるため、従来の乗算剰余演算器よりも演算時間を短縮できる。

【 0 0 2 5 】

また、C S A の処理ビット長を短縮することで、C S A が備えるフリップフロップ数が低減するため、乗算剰余演算器の回路規模が低減する。特に、ビット数 q を 2 または 4 とすれば、u 生成部の回路規模が増大することがないため、回路規模を増大させることなく演算時間を短縮できる。

30

【 発明を実施するための最良の形態 】

【 0 0 2 6 】

次に本発明について図面を参照して説明する。

【 0 0 2 7 】

図 1 は本発明の乗算剰余演算器の一構成例を示すブロック図であり、図 2 は本発明の情報処理装置の一構成例を示すブロック図である。

【 0 0 2 8 】

図 1 に示すように、本発明の乗算剰余演算器は、被乗数 A の値を保持する第 1 のラッチ回路 1 と、被乗数 u の値を保持する第 2 のラッチ回路 2 と、乗数 B の値を保持する第 1 のシフトレジスタ 4 と、乗数 N の値を保持する第 2 のシフトレジスタ 5 と、第 1 のシフトレジスタ 4 から複数ビット ( 図 1 では 2bit ) 毎に供給される乗数 B の値に応じて被乗数 A または 0 H を選択し C S A 6 に供給する第 1 のセレクトタ ( Sel1 )  $7_1$  及び第 2 のセレクトタ ( Sel2 )  $7_2$  と、第 2 のシフトレジスタ 5 から複数ビット ( 図 1 では 2bit ) 毎に供給される乗数 N の値に応じて被乗数 u または 0 H を選択し C S A 6 に供給する第 3 のセレクトタ ( Sel3 )  $7_3$  及び第 4 のセレクトタ ( Sel4 )  $7_4$  と、第 1 ~ 第 4 のセレクトタ  $7_1 \sim 7_4$  から供給される値を用いて  $A \times B + u \times N$  の演算を行う周知の C S A 6 と、C S A 6 から複数ビット ( 図 1 では 2bit ) 単位で出力される乗算剰余演算結果 S を保持し、複数ビット ( 図 1 では 2bit ) 単位で出力する第 3 のシフトレジスタ 8 と、C S A 6 から出力される  $A \times B + u \times N$  の

40

50

演算結果と第3のシフトレジスタ8の出力とを加算し、加算結果を乗算剰余演算結果Sとして第3のシフトレジスタ8に再び格納する加算器9と、被乗数uの値を生成するためのテーブルが格納されるu生成部10と、被乗数A、uの値を第1のラッチ回路1及び第2のラッチ回路2に供給し、乗数B、Nの値を第1のシフトレジスタ4及び第2のシフトレジスタ5に供給し、0Hを第1～第4のセクタ $7_1 \sim 7_4$ に供給すると共に、CSA6、u生成部10及び第3のシフトレジスタ8の動作を制御する制御部11とを有する構成である。

**【0029】**

本発明の乗算剰余演算器は、制御部11による被乗数A、uのラッチ回路へのセット、及び乗数B、Nのシフトレジスタへのセットを契機に、外部から供給される所定周波数のクロック(CK)にしたがって動作する回路であり、制御部11は、例えばプログラムにしたがって動作するCPU、DSPあるいは論理回路等によって実現される。

10

**【0030】**

このような構成において、本発明の乗算剰余演算器では、被乗数A、uが、CSA6の処理ビット長に対応して複数に分割され、制御部11により該分割単位で第1及び第2のラッチ回路1、2に格納される。一方、乗数B、Nは、制御部11により、例えば乗算剰余演算器の処理ビット長で第1及び第2のシフトレジスタに格納される。なお、乗数B、Nも、所定のビット長毎に複数に分割され、制御部11により該分割単位で第1及び第2のシフトレジスタに格納されてもよい。

**【0031】**

20

各セクタには、第1のラッチ回路1及び第2のラッチ回路2から上記分割単位で被乗数A、uが供給され、第1のシフトレジスタ4及び第2のシフトレジスタ5から複数ビット単位で乗数B、Nが供給される。図1では、乗数B、Nがそれぞれ2bit単位で第1～第4のセクタ $7_1 \sim 7_4$ に供給される例を示しているが、乗数B、Nは、4bit単位、あるいはそれ以上のビット数単位でセクタに供給されてもよい。なお、図1では4つのセクタを用いて被乗数A、uまたは0Hを切替える構成を示しているが、乗数B、Nの値に対応する被乗数A、uまたは0Hを選択できれば、セクタの数はいくつであってもよい。

**【0032】**

第1のセクタ $7_1$ 及び第2のセクタ $7_2$ は、第1のシフトレジスタ4から複数ビットづつ供給される乗数Bの値に応じて、被乗数A(1A、2A)または0Hを選択しCSA6に供給する。同様に、第3のセクタ $7_3$ 及び第4のセクタ $7_4$ は、第2のシフトレジスタ5から複数ビットづつ供給される乗数Nの値に応じて、被乗数u(1u、2u)または0Hを選択しCSA6に供給する。

30

**【0033】**

ここで、1Aは被乗数Aの1倍の値であり、2Aは被乗数Aの2倍の値である。また、1uは被乗数uの1倍の値であり、2uは被乗数uの2倍の値である。2A、2uは、例えば被乗数A、uの値を1ビットシフトさせれば得られるため容易に生成できる。図1では第1のセクタ $7_1$ で2Aを生成し、第3のセクタ $7_3$ で2uを生成する例を示しているが、2A、2uはCSA6内で生成してもよい。

**【0034】**

40

CSA6は、各セクタから順次供給される被乗数または0Hをシフト加算することで $A \times B$ 、及び $u \times N$ をそれぞれ算出し、それらの加算結果(乗算剰余演算結果)Sを複数ビット単位で出力する。CSA6から出力された演算結果は、第3のシフトレジスタ8の出力(過去の乗算剰余演算結果S)と複数ビット単位で加算され、加算結果は第3のシフトレジスタ8に再び格納される。

**【0035】**

なお、図1に示した第1のラッチ回路1、第2のラッチ回路2、第1シフトレジスタ4、第2のシフトレジスタ5、第3のシフトレジスタ8、及びu生成部10は、乗算剰余演算器の内部に備えている必要はなく、乗算剰余演算器を利用する情報処理装置に備えていてもよい。同様に、制御部11も乗算剰余演算器の内部に備えている必要はなく、乗算剰

50

余演算器を利用する情報処理装置が備える処理装置（CPU）によって実現してもよい。すなわち、乗算剰余演算器は、図1の点線内の構成要素のみを備えていればよい。

【0036】

また、被乗数A、uは、ラッチ回路に格納する必要はなく、例えばシフトレジスタやRAM等のようにデータを一時的に保持できる記憶素子であればどのようなものを用いてもよい。同様に、乗数B、N、及び演算結果Sは、シフトレジスタに格納する必要はなく、例えばRAMのように格納されたデータを複数ビット単位で出力できる記憶素子であればどのようなものを用いてもよい。

【0037】

図2に示すように、本発明の情報処理装置は、例えばパーソナルコンピュータやサーバ装置等のコンピュータシステムであり、プログラムにしたがって所定の処理を実行する処理装置20と、処理装置20に対してコマンドや情報等を入力するための入力装置30と、処理装置20の処理結果をモニタするための出力装置40とを有する構成である。

【0038】

処理装置20は、CPU21と、CPU21の処理に必要な情報を一時的に記憶する主記憶装置22と、CPU21に上記制御部11の処理を実行させるプログラムが記録された記録媒体23と、処理に必要なデータ等を蓄積するデータ蓄積装置24と、主記憶装置22、記録媒体23、及びデータ蓄積装置24とのデータ転送を制御するメモリ制御インタフェース部25と、入力装置30及び出力装置40とのインタフェース装置であるI/Oインタフェース部26と、図1に示した乗算剰余演算器27と、ネットワーク等との通信を制御するインタフェースである通信制御装置28とを備え、それらがバス29等を介して接続された構成である。なお、処理装置20には、乗算剰余演算器27の構成に応じて、被乗数A、uを保持するラッチ回路、及び乗数B、N、及び演算結果Sを保持するシフトレジスタ等を備えていてもよい。

【0039】

処理装置20は、記録媒体23に記録されたプログラムにしたがってCPU21により上記制御部11の処理を実行し、乗算剰余演算器27を用いて $S = S + A_i \times B + u \times N$ の演算を実行する。なお、記録媒体23は、磁気ディスク、半導体メモリ、光ディスクあるいはその他の記録媒体であってもよい。

【0040】

次に、本発明の乗算剰余演算器の動作について図面を用いて具体的に説明する。

【0041】

以下では、A、u、B、Nがそれぞれ512bitであり、処理ビット長が64bitのCSA6を用い、第1及び第2のシフトレジスタ4、5がそれぞれ2bit単位で各セクタに乗数B、Nを供給し、第3のシフトレジスタ8が2bit単位で乗算剰余演算結果Sを入出力する場合を例にして説明する。また、第1及び第2のシフトレジスタ4、5には乗数B、Nがそれぞれ512bit単位で格納され、第1及び第2のラッチ回路1、2には被乗数A、uがCSA6の処理ビット長に合わせて64bit単位で格納されるものとする。

【0042】

処理ビット長が64bitのCSA6を用い、乗数B、Nを2bit単位で出力する場合、A、u、B、Nがそれぞれ512bitの乗算剰余演算（ $512\text{bit} \times 512\text{bit} \times 2^{-512} \bmod 512\text{bit}$ ）は、 $64\text{bit} \times 512\text{bit} \times 2^{-64} \bmod 512\text{bit}$ （ $A \times B \times 2^{-64} \bmod N$ ）の演算を繰り返し実行すればよい。

【0043】

本発明の乗算剰余演算器では、モンゴメリ法による乗算剰余演算の特徴である、下位ビットが0になることを利用して（ここでは、下位64bitが0H）、上記S、A、B、Nの値に対応するuを予め算出し、u生成部10にテーブル形式で格納しておく。

【0044】

例えば、乗数を2bit単位で出力する場合、uの値は以下のように求める（但し、Nは奇数）。

10

20

30

40

50

## 【 0 0 4 5 】

$N[1:0]=01, (S+AiB)[1:0]=00$ のとき、  
 $S=S+AiB+uN=00$ となる $u$ は、 $u[1:0]=00$   
 $N[1:0]=01, (S+AiB)[1:0]=01$ のとき、  
 $S=S+AiB+uN=00$ となる $u$ は、 $u[1:0]=11$   
 $N[1:0]=01, (S+AiB)[1:0]=10$ のとき、  
 $S=S+AiB+uN=00$ となる $u$ は、 $u[1:0]=10$   
 $N[1:0]=01, (S+AiB)[1:0]=11$ のとき、  
 $S=S+AiB+uN=00$ となる $u$ は、 $u[1:0]=01$   
 $N[1:0]=11, (S+AiB)[1:0]=00$ のとき、  
 $S=S+AiB+uN=00$ となる $u$ は、 $u[1:0]=00$   
 $N[1:0]=11, (S+AiB)[1:0]=01$ のとき、  
 $S=S+AiB+uN=00$ となる $u$ は、 $u[1:0]=01$   
 $N[1:0]=11, (S+AiB)[1:0]=10$ のとき、  
 $S=S+AiB+uN=00$ となる $u$ は、 $u[1:0]=10$   
 $N[1:0]=11, (S+AiB)[1:0]=11$ のとき、  
 $S=S+AiB+uN=00$ となる $u$ は、 $u[1:0]=11$

10

以上をまとめると、表 1 のようになる。

## 【 0 0 4 6 】

## 【表 1】

20

N[1]	S+AiB[1:0]	u
0	00	00
0	01	11
0	10	10
0	11	01
1	00	00
1	01	01
1	10	10
1	11	11

30

## 【 0 0 4 7 】

ここで、 $A$ 、 $B$ 、 $N$ はいずれも既知の値（第 1 のラッチ回路 1、第 1 のシフトレジスタ 4 及び第 2 のシフトレジスタ 5 に格納する値）であり、 $S$ は 0 H（演算開始時）または直前の  $64\text{bit} \times 512\text{bit} \times 2^{-64} \bmod 512\text{bit}$  の演算結果を用いるため既知である。なお、 $N$ は奇数であるため、 $N[1:0]=01$ または $11$ で固定である。したがって、 $A$ 、 $B$ 、及び $S$ の各値を基に算出した被乗数  $u$  の値をテーブル形式で  $u$  生成部 1 0 に格納しておき、制御部 1 1 は該テーブルを参照して被乗数  $u$  の値を決定する。なお、参考として表 2 に乗数  $B$ 、 $N$ を 4bit 単位で出力する場合に用いる  $u$  を生成するためのテーブルを示す。

40

## 【 0 0 4 8 】

【表 2】

N[3:1], S+AB[3:0]	u	N[3:1], S+AB[3:0]	u	N[3:1], S+AB[3:0]	u	N[3:1], S+AB[3:0]	u
0	0	16	0	32	0	48	0
1	15	17	5	33	3	49	9
2	14	18	10	34	6	50	2
3	13	19	15	35	9	51	11
4	12	20	4	36	12	52	4
5	11	21	9	37	15	53	13
6	10	22	14	38	2	54	6
7	9	23	3	39	5	55	15
8	8	24	8	40	8	56	8
9	7	25	13	41	11	57	1
10	6	26	2	42	14	58	10
11	5	27	7	43	1	59	3
12	4	28	12	44	4	60	12
13	3	29	1	45	7	61	5
14	2	30	6	46	10	62	14
15	1	31	11	47	13	63	7

10

N[3:1], S+AB[3:0]	u	N[3:1], S+AB[3:0]	u	N[3:1], S+AB[3:0]	u	N[3:1], S+AB[3:0]	u
64	0	80	0	96	0	112	0
65	7	81	13	97	11	113	1
66	14	82	10	98	6	114	2
67	5	83	7	99	1	115	3
68	12	84	4	100	12	116	4
69	3	85	1	101	7	117	5
70	10	86	14	102	2	118	6
71	1	87	11	103	13	119	7
72	8	88	8	104	8	120	8
73	15	89	5	105	3	121	9
74	6	90	2	106	14	122	10
75	13	91	15	107	9	123	11
76	4	92	12	108	4	124	12
77	11	93	9	109	15	125	13
78	2	94	6	110	10	126	14
79	9	95	3	111	5	127	15

20

30

## 【0049】

本発明の乗算剰余演算器では、まず、制御部11により、第1のラッチ回路1に被乗数A(512bit)の最下位64bitのデータをセットし、第1のシフトレジスタ4に乗数B(512bit)のデータをセットし、第2のシフトレジスタ5に乗数N(512bit)のデータをセットする。

## 【0050】

続いて、制御部11は、64bitの被乗数A、64bitの乗数B、64bitの乗数Nからu生成部10に格納されたテーブルを参照してu(64bit分)の値を求め、第2のラッチ回路2に格納する。

40

## 【0051】

制御部11による第1のラッチ回路1、第2のラッチ回路2、第1のシフトレジスタ4及び第2のシフトレジスタ5に対する被乗数または乗数のセットが完了すると、乗算剰余演算器は $S = S + A \times B + u \times N$ の演算を開始する。

## 【0052】

乗算剰余演算器は、まず、第1のセクタ $7_1$ 及び第2のセクタ $7_2$ にて、第1のシフトレジスタ4から出力される2bitの乗数Bの値から被乗数A(64bit)または0Hを選択

50

しCSA6へ供給する。ここでは、第1のセレクタ7<sub>1</sub>により0H/2Aを切換え、第2のセレクタ7<sub>2</sub>により0H/1Aを切換える。

【0053】

同様に、乗算剰余演算器は、第3のセレクタ7<sub>3</sub>及び第4のセレクタ7<sub>4</sub>にて、第2のシフトレジスタ5から出力される2bitの乗数Nの値から被乗数u(64bit)または0Hを選択しCSA6へ供給する。ここでは、第3のセレクタ7<sub>3</sub>により0H/2uを切換え、第4のセレクタ7<sub>4</sub>により0H/1uを切換える。

【0054】

CSA6は、各セレクタから順次供給される被乗数または0Hの値を、桁合わせを実行しつつ加算することでA×B、及びu×Nを算出し、それらの加算結果(乗算剰余演算結果)Sを2bit単位で出力する。CSA6から出力された演算結果は、第3のシフトレジスタ8の出力と2bit単位で加算器9にて加算され、加算後の値が第3のシフトレジスタ8に再び格納される。

【0055】

図3は本発明の乗算剰余演算器が実行する演算処理のうち、A×Bの演算処理の手順を示している。u×Nの演算処理も図3に示すA×Bの演算処理と同様である。図3に示すA×Bの演算結果の下位2ビット(1)と、同様にして求めたu×Nの演算結果の下位2ビットの加算結果が、CSA6の出力(2bit)となる。

【0056】

この処理を第1のシフトレジスタ4及び第2のシフトレジスタ5内の全てのビットデータに対して繰り返し実行することで、 $64\text{bit} \times 512\text{bit} \times 2^{-64} \bmod 512\text{bit}$ の演算が終了する。但し、この段階ではCSA6の内部に部分積の演算結果の上位64bitが残っているため、このデータを制御部11の指示により第3のシフトレジスタ8に格納する。その結果、第3のシフトレジスタ8に $64\text{bit} \times 512\text{bit} \times 2^{-64} \bmod 512\text{bit}$ の演算結果Sが格納される。

【0057】

乗算剰余演算器は、 $64\text{bit} \times 512\text{bit} \times 2^{-64} \bmod 512\text{bit}$ の演算が完了すると、制御部11により第1のラッチ回路1に被乗数A(512bit)の次の下位64bitのデータ(最下位から65bit目~128bit目のデータ)をセットし、上記と同様にu生成部10のテーブルを参照して被乗数uの値を求め、求めた値を第2のラッチ回路2に格納した後、再び $64\text{bit} \times 512\text{bit} \times 2^{-64} \bmod 512\text{bit}$ の演算を開始する。

【0058】

以降、第1のラッチ回路1に格納される被乗数A(512bit)の全てのビットデータに対して同様の処理を繰り返し実行する。すなわち、上記 $64\text{bit} \times 512\text{bit} \times 2^{-64} \bmod 512\text{bit}$ の演算を8回繰り返す。その結果、本発明の乗算剰余演算器による $512\text{bit} \times 512\text{bit} \times 2^{-512} \bmod 512\text{bit}$ の演算が終了する。

【0059】

次に、本発明の乗算剰余演算器の効果について図面を用いて説明する。

【0060】

図4は乗数を1bit単位で出力する従来の乗算剰余演算器の回路規模及び乗数を2bitまたは4bit単位で出力する本発明の乗算剰余演算器の回路規模を示すグラフである。また、図5は乗数を1bit単位で出力する従来の乗算剰余演算器の処理クロック数及び乗数を2bitまたは4bit単位で出力する本発明の乗算剰余演算器の処理クロック数を示すグラフである。なお、図5は、乗算剰余演算器の処理ビット長を512bitとしたときの乗算剰余演算に必要な処理クロック数を示している。

【0061】

図4及び図5に示す1bit構成とは乗数を1bit単位で出力する従来の乗算剰余演算器の構成を示し、2bit構成とは乗数を2bit単位で出力する本発明の乗算剰余演算器の構成を示し、4bit構成とは乗数を4bit単位で出力する本発明の乗算剰余演算器の構成を示している。以降の説明でも1bit構成、2bit構成、あるいは4bit構成と称した場合は同様の構成を示し

10

20

30

40

50

ているものとする。

【0062】

また、図4及び図5に示すグラフの横軸は、乗算剰余演算器の処理ビット長（128bit、256bit、512bit）を示し、以下では、乗算剰余演算器の処理ビット長が同じである場合、乗数の出力ビット単位に反比例してCSA6の処理ビット長が短縮されるものとする。それらの関係を表3に示す。ここで、表3の各エントリは（CSAの処理ビット長）\*（出力ビット数）を示している。

【0063】

【表3】

乗算剰余演算器	4bit構成	2bit構成	1bit構成
128bit	32bit*4bit	64bit*2bit	128bit*1bit
256bit	64bit*4bit	128bit*2bit	256bit*1bit
512bit	128bit*4bit	256bit*2bit	512bit*1bit

10

【0064】

図4から分かるように、乗算剰余演算器の処理ビット長が同じである場合、乗数を複数ビット単位で出力する本発明の乗算剰余演算器は、乗数を1bit単位で出力する従来の乗算剰余演算器に比べて回路規模が低減する。

20

【0065】

図4を基に1bit構成の従来の乗算剰余演算器と4bit構成の本発明の乗算剰余演算器を比較した場合、本発明の乗算剰余演算器は、従来の約半分の回路規模となる。これは2bit構成とすることでCSA6の処理ビット長を従来の半分にできるためであり、4bit構成とすることでCSA6の演算ビット長を従来の1/4にできるためである。

【0066】

例えば、乗算剰余演算器の処理ビット長を128bitとした場合、従来の乗算剰余演算器では、CSAでSUM（加算結果）の値とCARRY（桁上げ）の値をそれぞれ128個ずつ保持する必要があるため、256個のフリップフロップ（Data-F/F）が必要になる。

【0067】

それに対して、2bit構成の本発明の乗算剰余演算器が備えるCSA6では、処理ビット長が従来の半分の64bitで済むため、SUMの値とCARRYの値を保持するフリップフロップも128個で済む。すなわち、本発明のように乗数を複数ビット単位で出力すると、CSA6が備えるフリップフロップの数を大きく削減できるため、回路規模を低減できる。

30

【0068】

一方、図5から分かるように、乗算剰余演算器の処理ビット長が同じである場合、乗数を複数ビット単位で出力する本発明の乗算剰余演算器は、乗数を1bit単位で出力する従来の乗算剰余演算器に比べて処理クロック数が少なくなる。これはCSA6内に残る演算結果を出力する処理時間の差から生じる結果である。

【0069】

本発明の乗算剰余演算器では、上述したようにCSA6の処理ビット長を従来の半分あるいは1/4にできるが、被乗数を分割して処理するため、乗算剰余演算を複数回繰り返すことになる。そのため、本発明の乗算剰余演算器では、従来の乗算剰余演算器よりも繰り返し演算の回数が増え、CSA6内に残る部分積の演算結果を出力する回数も増えてしまう。

40

【0070】

しかしながら、本発明の乗算剰余演算器では、CSA6の処理ビット長を短縮できることから、CSA6内に残る演算結果を出力する処理時間も2bit構成の場合で従来の半分となり、4bit構成の場合で従来の1/4となる。そのため、僅かではあるが、1つのA、u、B、Nに対する乗算剰余演算の処理時間は従来よりも低減する。

50

【 0 0 7 1 】

本発明の乗算剰余演算器は、処理時間の大幅な低減は実現できないが、多数の数字の配列に対して大きな値のべき乗剰余演算を行う RSA による暗号化及び復号に本発明の乗算剰余演算器を用いる場合は、この僅かな処理時間の向上が非常に有益となる。

【 0 0 7 2 】

ところで、被乗数  $u$  は、乗数  $B$ 、 $N$  の出力ビット数を  $q$  とすると、上記モンゴメリ法を応用したアルゴリズムの ( 1 )、( 5 ) から以下の式で算出できる。

【 0 0 7 3 】

$$v = - N^{-1} \text{mod } 2^q$$

$$u = S v \text{mod } 2^q$$

10

ここで、 $v$  は演算開始時に一度だけ計算する値である。なお、 $r$  に代えて  $2^q$  としているのは  $r$  を 2 進数で表したためである。

【 0 0 7 4 】

$q = 1$  となる従来の乗算剰余演算器では、 $N$  が奇数であることから  $v = 1$  となるため、 $u = S \text{mod } 2 = S [ 0 ]$  となり、被乗数  $u$  は  $S$  の下位ビットに等しくなる。したがって、被乗数  $u$  を実施的に計算する必要はない。

【 0 0 7 5 】

しかしながら、 $q > 1$  となる本発明の乗算剰余演算器では、 $u = S [ 0 ]$  が成立しないため、上記 2 つの演算が必要になる。但し、 $q$  の値が小さい場合 (例えば、 $q = 2, 4$ ) は、 $v, u$  も 2bit または 4bit であり、その演算に必要な  $N, S$  も 2bit または 4bit である。そのため、本発明では  $A, B, S, N$  の値から予め  $u$  の値を算出してテーブルを作成しておき、該テーブルを参照することで第 2 のラッチ回路 2 に格納する  $u$  を決定している。この  $q$  の値を大きくすれば、CSA6 の処理ビット長をさらに短縮できるため、乗算剰余演算の処理時間をさらに短縮することができる。

20

【 0 0 7 6 】

しかしながら、 $q > 4$  の場合、すなわち乗数  $B, N$  を 8 ビット以上で出力する構成では、被乗数  $u$  をテーブル内から選択するために必要な、例えばデコーダ等の回路規模が増大するため、記憶素子を含む  $u$  生成部 10 の回路規模が増大し、上述した CSA6 の処理ビット長を短縮することによる乗算剰余演算器の回路規模の低減効果を相殺してしまう。

【 0 0 7 7 】

表 4 に  $q$  の値に対する  $u$  生成部 10 のレイアウト面積 (単位:  $\text{mm}^2$ ) を示し、表 5 に  $q$  の値に対する CSA と  $u$  生成部とを含む総レイアウト面積 (単位:  $\text{mm}^2$ ) を示す。

30

【 0 0 7 8 】

【表 4】

$q=1$	$q=2$	$q=4$	$q=8$
0	0.003	0.014	0.937

【 0 0 7 9 】

【表 5】

CSA+ $u$ 生成部	$q=1$	$q=2$	$q=4$	$q=8$
32bit	0.103	0.169	0.308	1.371
64bit	0.292	0.423	0.592	1.903
128bit	0.580	0.842	1.171	2.988
256bit	1.153	1.691	2.310	5.135

40

【 0 0 8 0 】

表 4 及び表 5 から分かるように、例えば CSA の処理ビット長を 256bit としたとき、 $q$

50

= 1 のときの総レイアウト面積に対して、C S A の処理ビット長を128bitにできる  $q = 2$  の場合及び C S A の処理ビット長を64bitにできる  $q = 4$  の場合の総レイアウト面積は低減する。しかしながら、 $q = 8$  にすると総レイアウト面積が増大してしまう。

【0081】

したがって、本発明の乗算剰余演算器では、 $q$  の値が2または4であることが回路規模の増大を抑制しつつ演算時間を短縮できるために望ましい。但し、回路規模よりも演算時間の向上を優先する場合は、 $q$  の値を8以上に設定してもよい。その場合、 $q$  の値は  $u$  生成部10のレイアウト面積の増大を考慮しつつ最適な値を選択すればよい。

【図面の簡単な説明】

【0082】

【図1】本発明の乗算剰余演算器の一構成例を示すブロック図である。

【図2】本発明の情報処理装置の一構成例を示すブロック図である。

【図3】本発明の乗算剰余演算器が実行する演算処理のうち、 $A \times B$  の演算処理の手順を示す模式図である。

【図4】本発明の乗算剰余演算器の回路規模を示すグラフである。

【図5】本発明の乗算剰余演算器の処理クロック数を示すグラフである。


【図6】従来の乗算剰余演算器の構成を示すブロック図である。

【符号の説明】


【0083】

1	第1のラッチ回路	20
2	第2のラッチ回路	
4	第1のシフトレジスタ	
5	第2のシフトレジスタ	
6	C S A	
7 <sub>1</sub>	第1のセレクタ	
7 <sub>2</sub>	第2のセレクタ	
7 <sub>3</sub>	第3のセレクタ	
7 <sub>4</sub>	第4のセレクタ	
8	第3のシフトレジスタ	
9	加算器	30
10	$u$ 生成部	
11	制御部	
20	処理装置	
21	C P U	
22	主記憶装置	
23	記録媒体	
24	データ蓄積装置	
25	メモリ制御インタフェース部	
26	I / Oインタフェース部	
27	乗算剰余演算器	40
28	通信制御装置	
29	バス	
30	入力装置	
40	出力装置	


【図1】




【図2】




【図3】




【図5】



【図4】



【図6】



## フロントページの続き

- (72)発明者 東 邦彦  
神奈川県川崎市中原区小杉町1丁目403番53 NECマイクロシステム株式会社内
- (72)発明者 久門 亨  
神奈川県川崎市中原区小杉町1丁目403番53 NECマイクロシステム株式会社内
- (72)発明者 後藤 敏  
東京都新宿区戸塚町一丁目104番地 学校法人 早稲田大学内
- (72)発明者 池永 剛  
東京都新宿区戸塚町一丁目104番地 学校法人 早稲田大学内

審査官 速水 雄太

- (56)参考文献 特開2003-216034(JP,A)  
特表2001-527673(JP,A)  
特開2000-322239(JP,A)  
鈴木大輔 他, FPGA上で効果的なモンゴメリ乗算回路の一構成法について, 2003年暗号と情報セキュリティシンポジウム(SCIS2003), 2003年  
Alan Daly, William Marnane, Efficient architectures for implementing montgomery modular multiplication and RSA modular exponentiation on reconfigurable logic, Proceedings of the 2002 ACM/SIGDA tenth international symposium on Field-programmable gate arrays, 2002年, pp. 40-49

(58)調査した分野(Int.Cl., DB名)

G09C 1/00  
G06F 7/72