

(19) 日本国特許庁(JP)

(12) 特 許 公 報(B2)

(11) 特許番号

特許第5200239号
(P5200239)

(45) 発行日 平成25年6月5日(2013.6.5)

(24) 登録日 平成25年2月22日(2013.2.22)

(51) Int. Cl. F I
G 1 O K 11/178 (2006.01) G 1 O K 11/16 H
H O 3 H 21/00 (2006.01) H O 3 H 21/00

請求項の数 1 (全 10 頁)

(21) 出願番号	特願2006-251828 (P2006-251828)	(73) 特許権者	304021277
(22) 出願日	平成18年9月15日(2006.9.15)		国立大学法人 名古屋工業大学
(65) 公開番号	特開2008-70821 (P2008-70821A)		愛知県名古屋市昭和区御器所町字木市29番
(43) 公開日	平成20年3月27日(2008.3.27)	(72) 発明者	加藤 正史
審査請求日	平成21年9月3日(2009.9.3)		愛知県名古屋市昭和区御器所町 国立大学 法人名古屋工業大学内
		(72) 発明者	大畑 宏文
			愛知県名古屋市昭和区御器所町 国立大学 法人名古屋工業大学内
		審査官	渡邊 正宏

最終頁に続く

(54) 【発明の名称】 アクティブノイズコントロールシステムに用いられる適応フィルタ回路

(57) 【特許請求の範囲】

【請求項 1】

第1のマイク、スピーカー、第2のマイクがダクト内に順に配置され、アナログ電子回路からなる適応フィルタ回路により前記ダクト内の騒音を除去するアクティブノイズコントロールシステムに用いられる前記適応フィルタ回路であって、第1、第2のワイドレンジギルバート乗算器と、積分器とを有し、前記第1のワイドレンジギルバート乗算器は、前記第1のマイクにより取り込まれる騒音信号と前記積分器から出力される差動荷重信号とを乗算して、前記ダクト内の騒音を打ち消す音を前記スピーカーから出力させるための差動出力信号を前記スピーカーに出力し、前記第2のワイドレンジギルバート乗算器は、前記スピーカーから出力される音により除去しきれなかった誤差信号を前記第2のマイクから取り込み、その誤差信号と前記第1のマイクにより取り込まれる騒音信号とを乗算して前記積分器に前記乗算された信号を入力し、前記積分器は、前記第2のワイドレンジギルバート乗算器にて乗算された信号を積分し前記差動荷重信号を前記第1のワイドレンジギルバート乗算器に入力するものであり、前記第1、第2のワイドレンジギルバート乗算器として完全差動型ワイドレンジギルバート乗算器を用い、前記積分器として完全差動型積分器を用いて階層型ニューラルネットワークを構成していることを特徴とするアクティブノイズコントロールシステムに用いられる適応フィルタ回路。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は騒音除去方法の一つであるアクティブノイズコントロールシステムに用いられる適応フィルタ回路に関するものである。

【背景技術】

【0002】

従来、特許文献1、2に開示されているように一次元ダクト騒音に対するアクティブノイズコントロール（またはアクティブノイズキャンセリングとも表記される）システムはデジタル電子回路を用いたデジタル処理により適応フィルタを構成し逆位相音を出力、制御していた。

【0003】

一方、特許文献3に開示されている技術はアナログ電子回路により適応フィルタを構成し、アクティブノイズコントロールを実現するものであり、デジタル処理に必要なアナログ/デジタル（A/D）変換、デジタル/アナログ（D/A）変換を必要としない構成であった。

10

【0004】

特許文献3に開示されているように、A/D変換、D/A変換を必要としない場合、信号の遅延が起こらないため、デジタル処理の適応フィルタによるアクティブコントロールシステムよりシステムのサイズを小さくできるという利点があった。

【0005】

また、アナログ電子回路による適応フィルタには高価なデジタルシグナルプロセッサ（DSP）も必要ないため、システムのコストを低くできるという利点もあった。

20

【0006】

しかし、特許文献3に開示されているアナログ電子回路による適応フィルタは回路内部にノイズやオフセットを発生しやすいワイドレンジギルバート乗算器を含んでおり、回路全体を高精度化するためには高精度なワイドレンジギルバート乗算器を作製する必要があった。

【0007】

さらに特許文献3に開示されている回路は階層型ニューラルネットワークの構成を持つため出力に現れるノイズもフィードバックされ再びワイドレンジギルバート乗算器により乗算され増幅されるため、ノイズ耐性に乏しく高精度化が困難であった。

【特許文献1】特開2002-60146号公報

30

【特許文献2】特開2001-355429号公報

【特許文献3】特許願2006-031840「アクティブノイズキャンセリング用アナログ電子回路」

【発明の開示】

【発明が解決しようとする課題】

【0008】

上記の特許文献3に開示されている回路では、高精度なワイドレンジギルバート乗算器を実現するために非常に高精度な電圧源を使用し回路の特性を調整しなければならないという問題があった。

【0009】

40

また、高精度な電圧源を使用することでワイドレンジギルバート乗算器の特性を向上させたとしても、回路内部にフィードバックを有しているため一度ノイズが混入されるとそれもフィードバックして増幅してしまうため高精度化が困難であるという問題があった。

【0010】

本発明は、上記従来の実情を鑑みてなされたものであって、アクティブノイズコントロールシステムに使用する適応フィルタをアナログ電子回路により実現する場合のノイズ、オフセットに対する耐性を高め高精度な動作を実現するための回路構成を提供するものである。

【課題を解決するための手段】

50

【 0 0 1 1 】

本発明では従来技術の問題点を解決するために、従来のシングルエンド型回路構成の代わりに回路全体において完全差動型の構成を持ったアナログ電子回路による適応フィルタを作製した。以後この回路を完全差動型アナログ電子回路適応フィルタと呼ぶ。

【 0 0 1 2 】

完全差動型アナログ電子回路適応フィルタは階層型ニューラルネットワーク内に必要とされる乗算の演算をする部分に従来のワイドレンジギルバート乗算器（以後これをシングルエンド型ワイドレンジギルバート乗算器と呼ぶ）の代わりに完全差動型ワイドレンジギルバート乗算器を用いることを特徴とする。

【 0 0 1 3 】

完全差動型アナログ電子回路適応フィルタは階層型ニューラルネットワーク内に必要とされる積分の演算をする部分に完全差動型積分器を用いることを特徴とする。

【 発明を実施するための最良の形態 】

【 0 0 1 4 】

本発明による完全差動型アナログ電子回路適応フィルタによるアクティブノイズコントロールシステムの模式図を図 1 に示す。

【 0 0 1 5 】

完全差動型アナログ電子回路適応フィルタ 5 は完全差動型ワイドレンジギルバート乗算器と完全差動型積分器を用いる事で完全差動型の構成を持つ階層型ニューラルネットワークにより構成される。

【 0 0 1 6 】

騒音は一次元ダクト 1 を左から右に流れ、マイク 2 により取り込まれた騒音信号が本発明による完全差動型アナログ電子回路適応フィルタ 5 に入力される。

【 0 0 1 7 】

このとき、入力の配線は接地線には繋がらず、同位相信号線と逆位相信号線により差動の入力信号 $V_{i n +}$ （同位相入力信号）と $V_{i n -}$ （逆位相入力信号）として完全差動型アナログ電子回路適応フィルタ 5 に入力される。以後電圧信号の表記 V の最後に下付き + を付加して表記する場合同位相信号、下付き - を付加して表記する場合逆位相信号を表すとする。

【 0 0 1 8 】

完全差動型アナログ電子回路適応フィルタ 5 はスピーカ 3 に信号を伝え、スピーカ 3 から出力された音によりダクト内の騒音を打ち消す。このときスピーカ 3 に伝える信号もまた差動の出力信号 $V_{o u t +}$ と $V_{o u t -}$ として出力する。差動出力信号 $V_{o u t +}$ と $V_{o u t -}$ の差分の信号がダクト内騒音の信号と逆位相となり騒音を打ち消すことができる。

【 0 0 1 9 】

スピーカ 3 から出力された音により消音しきれなかった音はマイク 4 により信号として取り込まれる。この信号をここでは誤差信号と呼び、マイク 4 からは差動の誤差信号 $V_{e r r +}$ と $V_{e r r -}$ として完全差動型アナログ電子回路適応フィルタ 5 にフィードバックされる。

【 0 0 2 0 】

完全差動型アナログ電子回路適応フィルタ 5 は誤差信号 $V_{e r r +}$ 、 $V_{e r r -}$ と入力信号 $V_{i n +}$ と $V_{i n -}$ とにより完全差動型アナログ電子回路適応フィルタ 5 内の演算に用いる値（荷重）を変化させることでフィルタの特性を変化させる。

【 0 0 2 1 】

フィルタの特性は荷重を変化させることで常に誤差信号が小さくなるように調整される。

【 0 0 2 2 】

これにより常に完全差動型アナログ電子回路適応フィルタ 5 からは騒音と逆位相の音がスピーカ 3 から出力されるような信号を作製する。

10

20

30

40

50

【0023】

本発明による騒音除去の効果のシミュレーション結果を図6に示す。ここで、仮想的な騒音として1kHz以上をカットしたホワイトノイズを用い、図中には入力騒音として示してある。また完全差動型アナログ電子回路適応フィルタによる逆位相信号により騒音除去された波形を騒音除去後として図中に示してある。

【0024】

入力騒音における1kHz以下の帯域のノイズに対し、騒音除去後の信号は50dB程度減衰しており騒音除去が達成されていることがわかる。

【0025】

これにより本発明による完全差動型アナログ電子回路適応フィルタはアクティブノイズコントロールシステム用の回路として機能することが確かめられた。

10

【0026】

以下、発明を具体化した実施例を図面を参照しつつ説明する。

【実施例】

【0027】

本発明による完全差動型アナログ電子回路適応フィルタのブロック図を図2に示す。

【0028】

本実施例では1階層1ニューロンでの階層型ニューラルネットワークを構成している。

【0029】

図2中のdWRM1、dWRM2は完全差動型ワイドレンジギルバート乗算器を示し、dINTは完全差動型積分器を示している。以下にそれらの回路を説明する。

20

【0030】

図3は完全差動型ワイドレンジギルバート乗算器の回路図である。

【0031】

完全差動型ワイドレンジギルバート乗算器は V_{min1+} と V_{min1-} に入力された差動信号と V_{min2+} と V_{min2-} に入力された差動信号とを乗算し、その結果を V_{mout+} と V_{mout-} に差動信号として出力する。

【0032】

図4に完全差動型ワイドレンジギルバート乗算器の特性を示す。 V_{min1+} と V_{min1-} の差分と V_{min2+} と V_{min2-} の差分が乗算され V_{mout+} と V_{mout-} の差分として現れていることがわかる。

30

【0033】

また、図4において $|V_{min1+} - V_{min1-}| > 0.2V$ の領域では線形な乗算ではなく非線形な特性が現れている。本発明では特許文献3と同様に、この非線形性によりニューラルネットワークの演算に必要な非線形演算を達成している。

【0034】

この完全差動型ワイドレンジギルバート乗算器は差動構成であるためコモンモードノイズを除去できる。そのため特許文献3に示してあるシングルエンド型ワイドレンジギルバート乗算器に比べノイズやオフセットに対して強く、また出力にオフセットが含まれにくい。

40

【0035】

図5は完全差動型積分器の回路図である。

【0036】

完全差動型積分器における V_{iin+} と V_{iin-} の差動入力信号は抵抗9、10を通りオペアンプ6の+入力と-入力に入力され、差動オペアンプからの出力をコンデンサ7、8によりフィードバックを行うことで差動型の積分を達成し、 V_{iout+} と V_{iout-} に差動積分信号を出力している。

【0037】

完全差動型積分器においても差動構成であるためコモンモードノイズを除去できる。

【0038】

50

図2ではこれら完全差動型ワイドレンジギルバート乗算器と完全差動型積分器により完全差動型アナログ電子回路適応フィルタを構成している。以下では全体の動作を具体的に説明する。

【0039】

図1中のマイク2から入力される入力信号 V_{in+} と V_{in-} は図2におけるdWRM1に入力され、またdINTからの出力による差動荷重信号 V_{w+} と V_{w-} もdWRM1に入力され、それらが乗算される。

【0040】

dWRM1からの出力は差動出力信号 V_{out+} と V_{out-} として図1中のスピーカー3に伝えられる。

10

【0041】

差動出力信号 V_{out+} と V_{out-} により図1中のスピーカー3から出力される音により除去しきれなかった誤差信号は図1中のマイク4から差動誤差信号 V_{err+} と V_{err-} としてdWRM2に入力される。

【0042】

dWRM2には差動入力信号 V_{in+} と V_{in-} も入力され差動誤差信号 V_{err+} と V_{err-} と乗算される。

【0043】

dWRM2により乗算された信号はそのままdINTに入力され積分され差動荷重信号 V_{w+} と V_{w-} が生成される。

20

【0044】

差動荷重信号 V_{w+} と V_{w-} は上記したようにdWRM1に入力されフィードバックが行われる。

【0045】

dWRM1はフィードバックされた差動荷重信号と差動入力信号を乗算することで新たな差動出力信号を出力する。

【0046】

これら一連の動作を休みなく行うことで本発明による完全差動型アナログ電子回路適応フィルタはアクティブノイズコントロールの機能を達成することができる。

【0047】

また、完全差動型アナログ電子回路適応フィルタは回路全体で差動構成をとるためコモンモードノイズを除去できる。

30

【0048】

図6はこのような回路構成を用いて作製した完全差動型アナログ電子回路適応フィルタのシミュレーション結果である。このシミュレーションでは誤差信号を出力信号と入力信号との減算回路を用いた差分により作り出している。

【図面の簡単な説明】

【0049】

【図1】完全差動型アナログ電子回路適応フィルタによるアクティブノイズコントロールシステムの模式図

40

【図2】完全差動型アナログ電子回路適応フィルタのブロック図

【図3】本発明で用いられている完全差動型ワイドレンジギルバート乗算器

【図4】完全差動型ワイドレンジギルバート乗算器の入出力特性

【図5】本発明で用いられている完全差動型積分器

【図6】完全差動型アナログ電子回路適応フィルタのシミュレーション結果

【符号の説明】

【0050】

- 1 ... 次元ダクト
- 2、4 ... マイク
- 3 ... スピーカー

50

5 ... 完全差動型アナログ電子回路適応フィルタ

6 ... オペアンプ


7、8 ... コンデンサ

9、10 ... 抵抗


M1、M2、M3、M4、M5、M6、M7、M8 ... pMOSトランジスタ

M9、M10、M11、M12、M13 ... nMOSトランジスタ


【図1】




【 図 4 】



【 図 5 】



【 図 6 】



フロントページの続き

- (56)参考文献 特開平07-093277(JP,A)
特開平09-152874(JP,A)
特開平03-048376(JP,A)
特開平11-284489(JP,A)
特開平09-090962(JP,A)

(58)調査した分野(Int.Cl., DB名)

G05B 1/00 - 7/04
G05B 11/00 - 13/04
G05B 17/00 - 17/02
G05B 21/00 - 21/02
G10K 11/00 - 13/00
G10L 15/00 - 17/00
H03H 15/00 - 15/02
H03H 19/00 - 21/00
H04R 3/00 - 3/14