

(19) 日本国特許庁(JP)

**再公表特許(A1)**

(11) 国際公開番号

**W02006/129767**

発行日 平成21年1月8日(2009.1.8)

(43) 国際公開日 **平成18年12月7日(2006.12.7)**

(51) Int.Cl. F I テーマコード (参考)  
**G06F 9/50 (2006.01)** G06F 9/46 462A

審査請求 未請求 予備審査請求 有 (全 33 頁)

出願番号	特願2007-519071 (P2007-519071)	(71) 出願人	899000079 学校法人慶應義塾
(21) 国際出願番号	PCT/JP2006/311022		東京都港区三田2丁目15番45号
(22) 国際出願日	平成18年6月1日(2006.6.1)	(74) 代理人	110000279 特許業務法人ウィルフォート国際特許事務所
(31) 優先権主張番号	特願2005-162549 (P2005-162549)		
(32) 優先日	平成17年6月2日(2005.6.2)	(72) 発明者	山崎 信行 神奈川県横浜市港北区日吉3丁目14番1号 慶應義塾大学理工学部内
(33) 優先権主張国	日本国(JP)		
(31) 優先権主張番号	特願2005-167427 (P2005-167427)		
(32) 優先日	平成17年6月7日(2005.6.7)		
(33) 優先権主張国	日本国(JP)		

最終頁に続く

(54) 【発明の名称】 マルチスレッド中央演算装置および同時マルチスレッディング制御方法

## (57) 【要約】

同時マルチスレッディングを行なうCPUによるスレッド実行時間の予測精度が向上される。CPU内で、各スレッドの優先度が設定され、原則として上位優先度のスレッドが下位優先度のスレッドより優先的に処理されるよう、複数スレッドの命令の処理順序/頻度が制御される。それにより、同時処理されるスレッド間の資源の競合が調停される。加えて、CPU内で各スレッドの実行命令数の目標値が設定され、一定周期で各スレッドの周期当たり実行命令数がカウントされ、そして、実行命令数と目標値との比較に基づくフィードバック制御動作により、優先度を用いた命令処理順序/頻度が修正される。それにより、どのようなスレッドの組み合わせで複数スレッドの同時処理が行われても、各スレッドの実行時間(またはIPC)が所望値近傍に安定して保たれる。

**【特許請求の範囲】****【請求項 1】**

複数のスレッドを並列的に処理するマルチスレッド中央演算装置において、  
各スレッドの優先度を記憶する優先度記憶手段と、  
前記各スレッドの優先度を用いて、前記複数のスレッドの命令の処理の順序または頻度を制御する第1の制御手段と、  
各スレッドの命令実行目標を記憶する目標記憶手段と、  
前記各スレッドの命令実行状態を監視し、前記実行命令状況と前記命令実行目標を用いたフィードバック制御動作により、前記複数のスレッドの命令の処理の順序または頻度を制御する第2の制御手段と  
を備えたマルチスレッド中央演算装置。

10

**【請求項 2】**

請求項 1 記載の装置において、  
前記第1の制御手段が、前記装置内の所定の資源の前記複数のスレッドへの割当量を監視し、前記複数のスレッドへの割当量が前記複数のスレッドの優先度に従うように、前記複数のスレッドの命令のフェッチ、発行または実行のそれぞれの順序または頻度を制御するマルチスレッド中央演算装置。

**【請求項 3】**

請求項 2 記載の装置において、  
前記第1の制御手段が、第1の優先度をもつ1以上の第1のスレッドへの前記資源の割当量が、前記第1の優先度より下位の第2の優先度をもつ1以上の第2のスレッドへのそれ以下であるとき、前記第1のスレッド中の少なくとも一つのスレッドの命令のフェッチ、発行または実行を促進し、または、前記第2のスレッドの命令のフェッチ、発行または実行を抑制するマルチスレッド中央演算装置。

20

**【請求項 4】**

請求項 3 記載の装置において、  
前記第1の制御手段が、各スレッドへの前記資源の割当量が少なく所定の下限条件を満たさないとき、前記各スレッドの命令のフェッチ、発行または実行を促進し、または、前記各スレッドの命令のフェッチ、発行または実行の抑制を解除するマルチスレッド中央演算装置。

30

**【請求項 5】**

請求項 3 項記載の装置において、  
前記第1のスレッド中の前記少なくとも一つのスレッドには、前記資源の占有量が前記第1のスレッド中で最小であるスレッドが含まれるマルチスレッド中央演算装置。

**【請求項 6】**

請求項 2 記載の装置において、  
フェッチされた前記複数のスレッドの命令をそれが発行されるまで保持する命令バッファをさらに備え、  
前記第1の制御手段が、前記複数のスレッドによる前記命令バッファの占有量を監視し、前記複数のスレッドによる前記命令バッファの占有量が前記複数のスレッドの優先度に従うように、前記複数のスレッドの命令のフェッチの順序または頻度を制御するマルチスレッド中央演算装置。

40

**【請求項 7】**

請求項 6 記載の装置において、  
前記第1の制御手段が、第1の優先度をもつ1以上の第1のスレッドによる前記命令バッファの占有量が、前記第1の優先度より下位の第2の優先度をもつ1以上の第2のスレッドによるそれ以下であるとき、前記第1のスレッド中の少なくとも一つのスレッドの命令のフェッチを促進し、または、前記第2のスレッドの命令のフェッチを抑制するマルチスレッド中央演算装置。

**【請求項 8】**

50

請求項 7 記載の装置において、

前記第1の制御手段が、各スレッドによる前記命令バッファの占有量が少なく所定の下限条件を満たさないとき、前記各スレッドの命令のフェッチを促進し、または、前記各スレッドの命令のフェッチの抑制を解除するマルチスレッド中央演算装置。

【請求項 9】

請求項 7 記載の装置において、

前記第1のスレッド中の前記少なくとも一つのスレッドには、前記命令バッファの占有量が前記第1のスレッド中で最小であるスレッドが含まれるマルチスレッド中央演算装置。

【請求項 10】

請求項 2 記載の装置において、

フェッチされた前記複数のスレッドの命令をそれが発行されるまで保持する命令バッファと、

前記命令バッファから発行された前記複数のスレッドの命令をそれが実行されるまで保持する 1 以上のリザベーションステーションとをさらに備え、

前記第1の制御手段が、前記複数のスレッドによる前記リザベーションステーションの占有量を監視し、前記複数のスレッドによる前記リザベーションステーションの占有量が前記複数のスレッドの優先度に従うように、前記複数のスレッドの命令の発行の順序または頻度を制御するマルチスレッド中央演算装置。

【請求項 11】

請求項 10 記載の装置において、

前記第1の制御手段が、第1の優先度をもつ 1 以上の第 1 のスレッドによる前記リザベーションステーションの占有量が、前記第 1 の優先度より下位の第 2 の優先度をもつ 1 以上の第 2 のスレッドによるそれ以下であるとき、前記第 1 のスレッド中の少なくとも一つのスレッドの命令の発行を促進し、または、前記第 2 のスレッドの命令の発行を抑制するマルチスレッド中央演算装置。

【請求項 12】

請求項 7 または 8 のいずれか一項記載の装置において、

前記第1のスレッド中の前記少なくとも一つのスレッドには、前記リザベーションステーションの占有量が前記第1のスレッド中で最小であるスレッドが含まれるマルチスレッド中央演算装置。

【請求項 13】

請求項 1 記載の装置において、

前記第1の制御手段が、通常の状態下では上位優先度のスレッドの命令が下位優先度のスレッドの命令より先に処理され、前記上位優先度のスレッドが前記装置内の所定の資源を無駄にするか非効率的に使用するような所定状態下では、前記下位優先度のスレッドの命令が前記上位優先度のスレッドの命令より先に処理されるように制御を行うマルチスレッド中央演算装置。

【請求項 14】

請求項 1 記載の装置において、

前記第 2 の制御手段が、前記各スレッドの命令実行状態が前記各スレッドの命令実行目標に近づくように、前記複数のスレッドの命令のフェッチまたは発行の順序または頻度を制御するマルチスレッド中央演算装置。

【請求項 15】

請求項 14 記載の装置において、

前記第 2 の制御手段が、或るスレッドの前記命令実行状態が前記命令実行目標を満たさない場合、前記或るスレッドの命令のフェッチまたは発行を促進し、または、前記或るスレッドより下位の優先度をもつ他のスレッドの命令のフェッチまたは発行を抑制するマルチスレッド中央演算装置。

10

20

30

40

50

**【請求項 16】**

請求項 1 記載の装置において、

前記第 1 の制御手段は、所定の制御条件に従って前記複数のスレッドの命令の処理の順序または頻度を制御し、

前記第 2 の制御手段が、前記各スレッドの命令実行状態が前記各スレッドの命令実行目標に近づくようにするための調整を、前記第 1 の制御手段の前記制御条件に加えるマルチスレッド中央演算装置。

**【請求項 17】**

請求項 16 記載の装置において、

前記第 2 の制御手段が、或るスレッドの前記命令実行状態が前記命令実行目標を満たさない場合、前記或るスレッドの命令の処理の頻度を増加させるための調整を、前記第 1 の制御手段の制御条件に加え、そして、前記調整を加えても前記或るスレッドの前記命令実行状態に所定条件を満たす改善が現れない場合、前記加えられた調整を解除して前記制御条件を前記調整を加える前のものに戻すマルチスレッド中央演算装置。

10

**【請求項 18】**

同時マルチスレッディングの制御方法において、

各スレッドの優先度をもつステップと、

前記各スレッドの優先度を用いて、前記複数のスレッドの命令の処理の順序または頻度を制御するステップと、

各スレッドの命令実行目標をもつステップと、

20

前記各スレッドの命令実行状態を監視するステップと、

前記各スレッドの前記命令実行状態と前記命令目標を用いたフィードバック制御動作により、前記複数のスレッドの命令の処理の順序または頻度を制御するステップと

有する同時マルチスレッディング制御方法。

**【発明の詳細な説明】****【技術分野】****【0001】**

本発明は、一般的には中央演算装置（CPUまたはMPU）（以下、単に「プロセッサ」と呼ぶ）に関わり、特に、プロセッサ内で複数のスレッドを並列処理できるマルチスレッドプロセッサおよび同時マルチスレッディングを制御するための方法に関する。

30

**【0002】**

本発明は、特に、各種ロボット、自動車、プラント、ホームオートメーション等の実時間処理を行うアプリケーションにおいて、各スレッドに課された時間制約を守りつつプロセッサのスループットを向上するために好適なマルチスレッドプロセッサに関する。

**【背景技術】****【0003】**

実時間処理を行うリアルタイムシステムでは、各スレッドの時間制約を守るために、オペレーティングシステム（OS）のスケジューラは各スレッドの実行周期や時間制約により、各スレッドに優先度を付与する。そして、付与された優先度を基に、優先度の高いスレッドから順番に演算資源を割り当てて実行を行う。ここで、「スレッド」とは、プログラムの実行単位であり、通常、一つのアプリケーションプログラムは多数のスレッドから構成される。

40

**【0004】**

図 1 に、一時に 1 スレッドのみを実行する従来のシングルスレッドプロセッサを用いて実時間処理を行った場合の例を示す。この例では、スレッド#0の優先度が最も高く、スレッド#7の優先度が最も低いとする。また、リリース時刻はそのスレッドが実行可能になる時刻、期限はそのスレッドの時間制約（その実行が完了されるべき最終期限）を示す。

**【0005】**

図 1 に示された例では、最初にスレッド#1、スレッド#2およびスレッド#3が実行可能になる。これら実行可能なスレッド#1、#2および#3の中で最も優先度の高いスレッド#1にプ

50

ロセッサ資源が与えられ、スレッド#1が実行される。スレッド#1の実行が完了すると、次に優先度の高いスレッド#2の実行を行うために、プロセッサ外のメモリとプロセッサとの間でコンテキストスイッチが起こる。コンテキストスイッチでは、現在実行しているスレッド#1のコンテキスト（すなわち、そのスレッドを実行するために必要なプロセッサ内のプログラムカウンタ、レジスタファイル、ステータスレジスタ等の各種資源）をプロセッサ外のメモリに退避させ、次に実行するスレッド#2のコンテキストをメモリからプロセッサ内に復帰させる。その後、プロセッサはスレッド#2の実行を開始する。スレッド#2の実行が完了すると、コンテキストスイッチが起こり、スレッド#2のコンテキストがメモリに退避し、スレッド#3のコンテキストがメモリからプロセッサ内に復帰した後、スレッド#3の実行が開始される。スレッド#3の実行中に、より優先度の高いスレッド#0が実行可能になると、スレッド#3の実行が中断され、コンテキストスイッチが起こり、スレッド#3のコンテキストがメモリに退避し、スレッド#0のコンテキストがプロセッサ内に復帰して、スレッド#0の実行が先に行われる。スレッド#0の実行が完了すると、コンテキストスイッチにより、スレッド#0のコンテキストがメモリに退避し、スレッド#3のコンテキストがプロセッサ内に復帰することにより、中断していたスレッド#3の実行が再開する。

10

20

30

40

50

**【 0 0 0 6 】**

このように従来のシングルスレッドプロセッサを用いた処理では、優先度の高いスレッドの実行が完了した場合や、現在実行しているスレッドよりもより優先度の高いスレッドが実行可能になった場合は、コンテキストスイッチが発生する。OSは、現在実行しているスレッドのコンテキストをメモリに退避し、次に実行するスレッドのコンテキストをプロセッサ内に復帰させなければならない。リアルタイムシステムでは、このコンテキストスイッチが大きなオーバヘッドとなる。一方、コンテキストスイッチのオーバヘッドを削減する技術として、プロセッサ内で複数のスレッドを並列処理するマルチスレッドプロセッサがある。マルチスレッドプロセッサは、プロセッサ内に複数スレッド分のコンテキストを保持し、これらをプロセッサ内のハードウェアで切り替えながらそれぞれのスレッドを実行するため、コンテキストスイッチを行わずに複数のスレッドを実行することが可能である（例えば、特許文献1参照）。

**【 0 0 0 7 】**

また、実時間処理に適したマルチスレッドプロセッサのスループット向上のための別の制御技術として、各スレッドに割り当てられた優先度に応じて、複数のスレッドの命令の実行順序をリザベーションステーションにて入れ替える技術が知られている（例えば、特許文献2参照）。

**【 0 0 0 8 】**

【特許文献1】特開2004-220070号公報

【特許文献2】特開2004-295195号公報

【発明の開示】

【発明が解決しようとする課題】

**【 0 0 0 9 】**

マルチスレッドプロセッサにおいて、複数のスレッドを並列に実行するとき、キャッシュアクセスや演算器等の演算資源においてスレッド間の競合が起こり得る。演算資源の競合が起こると、1スレッド単体の実行時間が増加する。そして、プロセッサ内で並列的に実行される複数のスレッドの組み合わせが異なれば、演算資源の競合の仕方や頻度が異なってくるため、各スレッドの実行時間が異なってくる。その結果、各スレッドの実行時間の予測精度が低下する。特にリアルタイムシステムでは、各スレッドに時間制約があるため、各スレッドの実行をその時間制約内に完了させ得るよう、スケジューラによりスレッド実行のスケジューリングがなされる。しかし、マルチスレッドプロセッサを用いたシステムでは、上記理由から時間予測精度が低いために、スレッドの時間制約を守れるようなスケジューリングが難しい。

**【 0 0 1 0 】**

従って、本発明の目的は、マルチスレッドプロセッサにおいて、時間予測精度の低下の

原因であるスレッド実行時間の変動を抑制することにある。

【0011】

本発明の別の目的は、マルチスレッドプロセッサのスループットを向上させることにある。

【課題を解決するための手段】

【0012】

本発明に従えば、複数のスレッドを並列的に処理するマルチスレッド中央演算装置は、各スレッドの優先度を記憶し、各スレッドの優先度を用いて、複数のスレッドの命令の処理の順序または頻度を制御する。加えて、このマルチスレッド中央演算装置は、各スレッドの命令実行目標を記憶し、各スレッドの時間当たりの実行命令数を監視し、そして、実行命令数と目標値を用いたフィードバック制御動作により、複数のスレッドの命令の処理の順序または頻度を制御する。

10

【0013】

このマルチスレッド中央演算装置によれば、各スレッドに付与された優先度を用いた命令処理順序/頻度の制御により、命令処理に必要な各種資源のスレッド間での競合が、各スレッドの優先度に応じて調停される。それに加えて、各スレッドの命令実行状態(例えば所定周期当りの実行命令数、IPCあるいはCPIなど)の監視に基づくフィードバック制御により、同時に処理されている他のスレッドからの影響が減り、各スレッドの実行時間の変動が抑制される。引いては、各スレッドの実行時間の予測精度の向上につながり、実時間処理の時間制約を守りつつ、プロセッサ全体のスループットを向上することが可能となる。

20

【0014】

好適な実施形態では、このマルチスレッド中央演算処理装置内の所定の資源(例えば、命令バッファ、リザベーションステーションまたはリオーダバッファ等)の複数スレッドへの割当量が監視され、監視されたそれらスレッドへの資源割当量がそれらスレッドの優先度に従うように、それらスレッドの命令フェッチ、発行または実行の順序または頻度が制御される。例えば、より下位の優先度をもつ1以上のスレッドの資源割当量が、より上位の優先度をもつ1以上のスレッドの資源割当量を超えた場合、その上位優先度をもつスレッド中の少なくとも一つのスレッドの命令フェッチ、発行または実行が促進され、または、その下位優先度をもつスレッドの命令フェッチ、発行または実行が抑制または禁止される。

30

【0015】

より具体的には、各スレッドの命令バッファの占有量を監視して、より上位の優先度をもつ1以上のスレッドによる命令バッファの占有量が、下位の優先度をもつ1以上のスレッドによるそれ以下であるとき、その上位優先度をもつスレッド中の少なくとも一つのスレッドの命令のフェッチを促進し、または、その下位優先度をもつスレッドの命令のフェッチを抑制するように制御を行なうことができる。また、いずれかのスレッドによる命令バッファの占有量が少なくして所定の下限条件を満たさないときには、そのスレッドの命令のフェッチを促進し、または、そのスレッドの命令のフェッチの抑制を解除するように制御してもよい。更に、各スレッドのリザベーションステーションの占有量を監視して、より上位の優先度をもつ1以上のスレッドによるリザベーションステーションの占有量が、下位の優先度をもつ1以上のスレッドによるそれ以下であるとき、その上位優先度をもつスレッド中の少なくとも一つのスレッドの命令の発行を促進し、または、その下位優先度をもつスレッドの命令のフェッチを抑制するように制御を行なうこともできる。また、同じ優先度をもつ複数のスレッド間では、命令バッファの占有量がより小さいスレッドに優先的に、命令フェッチ権を与え、または、リザベーションステーションの占有量がより小さいスレッドに優先的に、命令発行権を与えるように制御を行なうことができる。

40

【0016】

このようにして、好適な実施形態では、上位優先度のスレッドの命令が下位優先度のスレッドの命令より先に処理されるように制御が行われる。しかし、上位優先度のスレッド

50

が処理資源を無駄にするか、または非効率的に使用するような所定の状況下（例えば、キャッシュミスの発生、分岐予測ミスの発生または高い発生可能性、またはリザーベーションステーションの占領など）では、下位優先度のスレッドの命令が上位優先度のスレッドの命令より先に処理されるように制御してもよい。

【0017】

また、好適な実施形態では、各スレッドの命令実行状態（例えばIPC）をスレッド毎に設定された命令実行目標（例えばIPCの目標値）に近づけるように、特に命令フェッチまたは発行のステージにおいて、上述した優先度による制御動作の制御条件に調整が加えられる。例えば、或るスレッドの命令実行状況が上記目標を満たさない場合、そのスレッドの命令のフェッチまたは発行の頻度が増加させられ、または、そのスレッドより下位の優先度をもつ他のスレッドの命令のフェッチまたは発行の頻度が抑制される。優先度による制御動作を調整させるために、優先度による制御の制御条件に組み込まれた「インフレーション値」と呼ばれるスレッド毎の操作値（好適な実施形態では、「インフレーション値」と呼ばれる）が増減され、それにより、各スレッドの命令のフェッチまたは発行が促進されたり、抑制されたりする。しかし、その操作値を変化させても、その変化に応じた命令実行状態の改善が現れない場合には、操作値が元に戻される。

【発明の効果】

【0018】

本発明によれば、マルチスレッドプロセッサにおいて、各スレッドの実行時間またはIPCの変動を小さくすることが可能となる。これにより、実時間処理のためのより良いスケジューリングが容易となり、ひいては、プロセッサ全体のスループットの向上に貢献できる。

【図面の簡単な説明】

【0019】

【図1】従来のシングルスレッドプロセッサによる実時間処理の例を示すタイムチャート図。

【図2】本発明に従うマルチスレッドプロセッサの一実施形態の主要部の構成を示すブロック線図。

【図3】スレッドのIPCを制御するための構成を示すブロック線図。

【図4】スレッドのIPCを制御するための制御関数の状態遷移とインフレーション値増減の動作を示すブロック線図。

【図5】優先度による調停を行なうマルチスレッドプロセッサを用いて実時間処理を行った場合の例を示すタイムチャート。

【図6】優先度による調停と共にIPC制御を行なうマルチスレッドプロセッサによる実時間処理の例を示すタイムチャート。

【図7】4つのパイプラインをもち、優先度による調停と共にIPC制御を行なうSMTプロセッサによる実時間処理の例を示すタイムチャート。

【符号の説明】

【0020】

- 10 マルチスレッドプロセッサ
- 12 発行ユニット
- 14 キャッシュユニット
- 16 実行ユニット
- 20 スレッドコントロールユニット
- 24 フェッチスレッドセクタ
- 32 命令発行セクタ
- 36 レジスタファイル
- 38 コンテキストキャッシュ
- 40 リオーダバッファ
- 44 命令キャッシュ

10

20

30

40

50

- 4 8 命令ウェイトバッファ
- 5 2 データリード/ライトバッファ
- 5 8 データウェイトバッファ
- 6 0 リザベーションステーション
- 1 0 0 パイプライン処理機構
- 1 0 2 実行命令数監視部
- 1 0 4 比較部
- 1 0 6 制御関数部

【発明を実施するための最良の形態】

【0021】

以下、図2から図6を参照して、本発明の一実施形態について説明する。

【0022】

図2は、本発明の一実施形態にかかるマルチスレッドプロセッサの主要部のブロック構成を示す。

【0023】

図2に示されるマルチスレッドプロセッサ(以下、単に「プロセッサ」という)10は、SMT(Simultaneous Multi Threading:同時マルチスレッディング)アーキテクチャを採用し、複数(例えば最大8つ)のスレッドを同時に処理できるとともに、より多く(例えば最大40)のスレッドのコンテキストを内部に保持して、外部のメモリとの間でのコンテキストスイッチなしに多数のスレッドを処理することができる。図示のように、このプロセッサ10は発行ユニット12、キャッシュユニット14および実行ユニット16を備える。これらのユニット12, 14および16の基本的な機能は次のとおりである。キャッシュユニット14は、外部のメモリ(図示省略)にアクセスし、その外部メモリから命令をフェッチしてキャッシュし、外部メモリからデータ(オペランド)をロードしてキャッシュし、また、ストアされるべきデータをキャッシュして外部メモリへストアする。実行ユニット16は、メモリアクセスユニットや各種の演算器等の演算資源を有し、発行ユニット12から発行された命令をアウトオブオーダーで実行し、命令の実行結果を発行ユニット12へライトバックする。発行ユニット12は、複数のスレッドを並列的に処理できるよう、複数のスレッドのコンテキストを内部で保持し、それら複数のスレッドの命令をキャッシュユニット14からフェッチし、その命令をデコードし、その命令(その命令のデコード結果の動作指示)を実行ユニット16へ発行し、実行ユニット16からライトバックされた命令実行結果を受け、そして、その命令をコミットする。

【0024】

上述した基本的な機能の上に、このプロセッサ10は、本発明の原理に従う次のような特筆すべき2つの機能を有する。一つは、優先度による調停機能である。すなわち、それは、複数のスレッドに予め割り当てられた優先度に基づいて複数のスレッド間での資源の競合を調停する機能である。別の一つは、各スレッドのIPC(Instructions per Clock Cycle:クロックサイクル当り命令実行数)の変動を抑えできるだけ所望値で一定に保つためのIPC制御機能である。すなわち、それは、スレッド毎の一定時間当たりの実行命令数を監視し、各スレッドの実行命令数が各スレッドに予め割り当てられた実行命令数の目標値にできるだけ一致するように、複数のスレッドの命令の実行頻度を調整する機能である。この2つの機能は相互に関係付けられ同時に働く。ここで、各スレッドの優先度や命令実行数目標値は、例えば、OSのスケジューラやプログラマからプロセッサ10に対して設定される。

【0025】

優先度による調停機能を実現するために、発行ユニット12は、各スレッドに予め割り当てられた優先度を予め記憶する。その優先度はキャッシュユニット14および実行ユニット16にも通知される。発行ユニット12、キャッシュユニット14および実行ユニット16は、個別に、複数のスレッドの優先度に基づいて、複数のスレッドのそれぞれに提供される命令フェッチ、発行、実行およびコミットのための資源の量を制御する。なお、

10

20

30

40

50



この目的のために、上位優先度のスレッドの実行が下位優先度のスレッドにより阻害されないようにするだけでなく、上位優先度のスレッドの性能を低下させずに、下位優先度のスレッドも実行されるような制御方法が実装される。

#### 【0026】

さらに、IPC制御機能を実現するために、発行ユニット12は、各スレッドに予め割り当てられた実行命令数の目標値を予め記憶する。発行ユニット12は、一定の繰返し周期でスレッド毎の実際の実行命令数（コミットされた命令の数）をカウントし、それを予め記憶している目標値と比較する。或るスレッドの実際の実行命令数が目標値に達してなければ、そのスレッドの命令のフェッチまたは発行の頻度が増えるように、上述した優先度による資源競合調停の制御をフィードバック制御により修正する。例えば、或るスレッドの命令のフェッチまたは発行の頻度を増加させるために、そのスレッドより下位優先度のスレッドのフェッチまたは発行が抑制される。逆に、例えば、或るスレッドの命令のフェッチまたは発行の頻度を低下させるために、そのスレッドより下位優先度のスレッドのフェッチまたは発行が促進される。

10

#### 【0027】

以下、図2を参照しつつ、プロセッサ10のより具体的な構成と機能、とりわけ、優先度による調停機能とIPC制御機能に関わる部分に重点をおいて説明する。

#### 【0028】

発行ユニット12は、スレッドコントロールユニット20、同時処理可能なスレッドの最大数分（例えば8つ）のPC（プログラムカウンタ）コントロールユニット22、フェッチスレッドセクタ24、命令デコーダ26、命令アナライザ28、命令バッファ30、命令発行セクタ32、リネームレジスタ34、同時処理可能なスレッドの最大数分（例えば8つ）のレジスタファイル36、およびリオーダバッファ40を有する。キャッシュユニット14は、命令MMU（メモリマネジメントユニット）42、命令キャッシュ44、命令ヴィクティムキャッシュ46、命令ウェイトバッファ48、データMMU50、データリード/ライトバッファ52、データキャッシュ54、データヴィクティムバッファ56およびデータウェイトバッファ58を有する。実行ユニット16は、所定の複数個（例えば5つ）のリザベーションステーション60と各種の演算資源62-80を有する。演算資源62-80には、メモリアクセスユニット62、複数のブランチユニット64、整数除算器66、複数の整数演算ユニット68、FP（浮動小数点）除算器70、複数のFP演算ユニット72、64ビット整数演算ユニット74、ベクタ整数演算ユニット78およびベクタFP演算ユニット80などがある。同時処理されるスレッドが同じ演算資源を同時に使おうとする可能性は低いので、リザベーションステーションの個数や各演算資源の個数は、同時処理可能なスレッドの最大数（例えば8つ）よりは少なく、資源の無駄な冗長を避けている。

20

30

#### 【0029】

以下では、命令が処理される流れにほぼ沿って、各部の機能と動作を説明する。

#### 【0030】

スレッドコントロールユニット22は、複数スレッドの並列的な処理を制御するためのコアとして働くユニットであり、その内部に複数のスレッドの優先度を記憶し保持し、そして、その優先度をプロセッサ10全体に配布する。ここで、スレッドコントロールユニット22に記憶され得る優先度のスレッド数は、好ましくは、このプロセッサ10が内部に保持し得るコンテキストのスレッドの最大数（例えば40）以上である。複数のPCコントロールユニット22は、プロセッサ10内で同時処理され得る複数のスレッドにそれぞれ割り当てられ、それぞれのスレッドからのプログラムカウンタの値をフェッチスレッドセクタ24に与える。複数スレッド間の競合は、まず命令キャッシュアクセスにおいて生じる。そこで、フェッチスレッドセクタ24は、命令キャッシュアクセスを要求しているスレッドの中から、各スレッドの優先度を用いて、一つのスレッドを選択し、選択されたスレッドのプログラムカウンタを命令MMU（メモリマネジメントユニット）42に送る。ここで、フェッチスレッドセクタ24は、原則として命令キャッシュアクセスを要求

40

50

しているスレッドの中で最上位優先度をもつスレッドを選択する。しかし、常に最上位優先度のスレッドが選択されるわけではなく、最上位優先度のスレッドの実行が圧迫されない所定の状況下では、最上位優先度のスレッドに代えて下位優先度のスレッドが選択される場合もある。

**【 0 0 3 1 】**

命令MMU 4 2 は、命令キャッシュ 4 4 をアクセスして、上記選択されたスレッドの命令を命令キャッシュ 4 4 から命令デコーダ 2 6 に渡させる。ここで命令キャッシュミスが発生した場合、外部のメモリ（図示省略）をアクセスしキャッシュラインを読み込む必要がある。メモリアクセスはキャッシュアクセスに比べてレイテンシが大きいいため、キャッシュミスが続くと、命令ウェイトバッファ 4 8 にて複数のメモリアクセス要求が待たされる。この場合、命令ウェイトバッファ 4 8 は、各スレッドの優先度に基づいて、原則として最上位優先度のスレッドのメモリアクセス要求から先に処理する。それにより、より上位の優先度をもつスレッドの実行が優先される。しかし、常に優先度の高いスレッドのメモリアクセス要求が優先されるわけではなく、上位優先度のスレッドの実行が圧迫されない所定の状況下では、上位優先度のスレッドよりも下位優先度のスレッドのメモリアクセス要求が先に処理される場合もある。

10

**【 0 0 3 2 】**

命令キャッシュ 4 4 から命令デコーダ 2 6 へ、複数（キャッシュの 1 ライン分である例えば 8 つ）の命令が同時に送られる。命令デコーダ 2 6 は、命令キャッシュ 4 4 から同時にフェッチした複数命令を同時にデコードし、それら複数命令のデコード結果（これも、以下の説明では便宜上「命令」という）は同時に命令バッファ 4 0 に入れられる。その際、命令アナライザ 2 8 が、同時デコードされた複数命令の命令タイプ（どのスレッドの命令であるか、どの演算資源を使用するか、および命令間の依存関係はどうかなどの判断を行うために必要な、スレッド、オペコードおよびオペランドなどに関する情報）を把握し、その命令タイプを命令発行セレクタ 3 2 に与える。命令発行セレクタ 3 2 は、リオーダバッファ 4 0、リネームレジスタ 3 4 およびリザベーションステーション 6 0 の空きや、命令バッファ 3 0 内の命令間の依存関係を調べ、その結果に基づいて、命令バッファ 3 0 の中から、リザベーションステーション 6 0 に発行可能である命令を選択する。所定数（同時処理可能なスレッド最大数より少ない例えば 4 つ）の命令が同時に命令バッファ 3 0 から発行され得る。その際、命令発行セレクタ 3 2 は、命令バッファ 3 0 内に発行可能な命令が複数（とりわけ、上記所定数（4 つ）より多く）ある場合、各スレッドの優先度に応じて、原則としてより上位の優先度をもつスレッドの命令から先に発行する。しかし、後述するように、上位優先度のスレッドの実行が圧迫されない所定の状況下では、上位優先度のスレッドよりも下位の優先度のスレッドの命令が先に発行される場合もある。

20

30

**【 0 0 3 3 】**

各リザベーションステーション 6 0 に接続された整数演算ユニット 6 8 や FP 演算ユニット 7 2 等の各種の演算ユニットについても、スレッド間で競合が発生する。そこで、各リザベーションステーション 6 0 でも、各スレッドの優先度を用いた競合の調停が行なわれる。各リザベーションステーション 6 0 は、そこで待機している命令を、演算に必要なオペランドがそろった命令から順に、アウトオブオーダーで演算ユニットに送る。その際、各リザベーションステーション 6 0 は、複数の命令が同時に演算可能になった場合、各スレッドの優先度に基づいて、原則として優先度の高いスレッドの命令から先に演算ユニットに送ることにより、優先度の高いスレッドの実行を優先する。しかし、常に優先度の高いスレッドの命令が優先されるわけではなく、上位優先度のスレッドの実行が圧迫されない所定の状況下では、上位優先度のスレッドに代えて下位の優先度のスレッドの命令が先に演算ユニットに送られる場合もある。

40

**【 0 0 3 4 】**

データキャッシュアクセスにおいても競合が発生する。そこで、データリード/ライトバッファ 5 2 は、各スレッドの優先度に基づいて、原則として上位優先度のスレッドのデータキャッシュアクセスから先に実行することにより、上位優先度のスレッドの実行を優

50

先する。しかし、常に優先度の高いキャッシュアクセスが優先されるわけではなく、上位優先度のスレッドの実行が圧迫されない所定の状況下では、上位優先度のスレッドに代えて下位の優先度のスレッドのキャッシュアクセスが先に処理される場合もある。また、データキャッシュミスが起こった場合、外部のメモリ（図示省略）をアクセスしキャッシュラインを読み込む必要があるが、命令キャッシュの場合と同様に、データウェイトバッファ58が、各スレッドの優先度に基づいて、原則として上位優先度のスレッドのメモリアクセス要求から先に処理することにより、優先度の高いスレッドの実行を優先する。しかし、ここでも、常に優先度の高いスレッドのメモリアクセスが優先されるわけではなく、上位優先度のスレッドの実行が圧迫されない所定の状況下では、上位優先度のスレッドに代えて下位の優先度のスレッドのメモリアクセスが先に処理される場合もある。

10

**【0035】**

リオーダバッファ40は、アウトオブオーダで実行された命令の実行結果を一時的に保持し、インオーダで命令をコミットする。所定数（同時処理可能なスレッド最大数より少ない例えば4つ）の命令が同時にコミットされ得る。その際、リオーダバッファ40は、複数（とりわけ、上記所定数（4つ）より多く）の命令がコミット可能であれば、原則として上位優先度のスレッドの命令から先にコミットする。しかし、ここでも、常に優先度の高いスレッドが優先されるわけではなく、上位優先度のスレッドの実行が圧迫されない所定の状況下では、上位優先度のスレッドに代えて下位の優先度のスレッドが先にコミットされる場合もある。

20

**【0036】**

レジスタファイル36は、同時処理され得るスレッド最大数（例えば8つ）だけ存在し、それぞれ、同時処理される複数のスレッドに割り当てられる。各レジスタファイル36には、各スレッドのコンテキストが格納される。コンテキストキャッシュ38は、より多くのスレッド数（例えば32スレッド）分のコンテキストが格納できる。コンテキストキャッシュ38内の任意のスレッドのコンテキストと任意のレジスタファイル36内のコンテキストとを高速に交換することができる。従って、このプロセッサ10では、レジスタファイル36の数（例えば8つ）のスレッドがコンテキストスイッチを行うことなしに処理でき、コンテキストキャッシュ38がサポートするスレッド数（例えば32個）のスレッドが、高速にコンテキストスイッチを行うことができる。

30

**【0037】**

上述したように、プロセッサ10内における命令のフェッチ、発行、実行およびコミットのステージにそれぞれ関わる諸ユニットにおいて、複数のスレッドの優先度を用いて、スレッド間での資源競合を調停するための命令の処理順序または処理頻度の制御が行われる。これにより、上位優先度のスレッドが優先的に実行され、かつ、上位優先度のスレッドの性能を低下させないようにして下位優先度のスレッドも実行されることになる。

**【0038】**

さて、上記制御に加えて、各スレッドの実行時間の予測を容易にするために、各スレッドのIPCの変動を抑えてそれをできるだけ所望値の近傍に維持するためのIPC制御が、プロセッサ10で行われる。上述したスレッドの優先度を用いた命令の処理順序または処理頻度の制御が、このIPC制御により調整または修正される。この実施形態では、スレッドコントロールユニット20、フェッチスレッドセクタ24および命令発行セクタ32が、このIPC制御に直接的に関与する。スレッドコントロールユニット20は、複数のスレッドの各々に予め割り当てられた実行命令数の目標値を記憶し保持する。ここで、スレッドコントロールユニット22に記憶され得る目標値のスレッド数は、好ましくは、このプロセッサ10が内部に保持し得るコンテキストのスレッドの最大数（例えば40）以上である。スレッドコントロールユニット20は、一定の監視周期毎（例えば、数百クロックサイクル毎）にスレッド毎の実際の実行命令数（ $IPC \times 1$  監視周期中のクロックサイクル数）をカウントし、カウントされた実行命令数と記憶されている目標値とを比較し、そして、その比較の結果に基づくフィードバック制御の方法で、フェッチスレッドセクタ24および命令発行セクタ32による各スレッドの命令フェッチと命令発行の頻度を制御

40

50

する。

【0039】

図3は、このIPC制御を行なう機構の構成を示す。

【0040】

図3において、ブロック100は、プロセッサ10内における上述された複数スレッドの命令のパイプライン処理を行う機構を示し、そこでは、上述されたように、各スレッドの優先度を用いて、スレッド間の資源競合の調停制御が行われる。IPC制御機構は、実行命令数監視部102、比較部104および制御関数部106を有し、図2に示されたスレッドコントロールユニット20に組み込まれる。

【0041】

実行命令数監視部102は、一定の監視周期毎に、並列処理されている複数スレッドの各々の実行命令数をカウントする。比較部104は、スレッド毎に、カウントされた実際の命令実行数と、予め記憶されている目標値とを比較する。後述するように、この実施形態では、後述するような状態遷移に従う制御を行う関係から、比較部104は、実際の命令実行数と目標値との比較だけでなく、次のような比較も行なう。すなわち、スレッド毎に、前回の監視周期において実際の実効命令数が実行されるべきであった命令数に足りなかった命令数（繰越命令数）が計算され、その繰越命令数と目標値とが加算されて繰越残値（つまり、現在の監視周期で実行されるべきである命令数）が計算され、その繰越残値と今回の実際の命令実行数とが比較される。

【0042】

制御関数部106は、比較部104による比較の結果に基づいて、所定のフィードバック制御動作を行って、各スレッドの命令フェッチと命令発行の頻度を調節するための操作値を決定し、その操作値をパイプライン処理機構100に適用する。ここで、フィードバック制御動作には、PD制御やPID制御などを用いることも可能であるが、この実施形態では、後に図4を参照して説明されるような、状態遷移に従って操作値を制御する制御動作が採用される。操作値としては、後に図4を参照して説明されるような、スレッド毎に用意されたインフレーション値というパラメータが採用される。

【0043】

制御関数部106から出力されるスレッド毎のインフレーション値は、パイプライン処理機構100中の命令フェッチと命令発行の頻度を制御するユニット、すなわち、この実施形態では図2に示されたフェッチスレッドセクタ24および命令発行セクタ32に与えられる。各スレッドのインフレーション値は、各スレッドの実行命令数と目標値および繰越残値との比較結果に応じて、制御関数部106により所定の可変レンジ内で漸次的に増減される。インフレーション値が増加すると命令フェッチや命令発行の頻度が増し、インフレーション値が低いと命令フェッチや命令発行の頻度が減少するように、フェッチスレッドセクタ24および命令発行セクタ32が、インフレーション値に応じて、優先度を用いた制御動作を調整する。例えば、或るスレッドのインフレーション値が増加すると、フェッチスレッドセクタ24および命令発行セクタ32は、それぞれ、そのスレッドより下位の優先度をもつスレッドの命令フェッチおよび命令発行の頻度を抑制し、その結果、そのスレッドの命令フェッチおよび命令発行の頻度が増える。逆に、例えば、或るスレッドのインフレーション値が減少すると、フェッチスレッドセクタ24および命令発行セクタ32は、それぞれ、そのスレッドより下位の優先度をもつスレッドの命令フェッチおよび命令発行の頻度を促進させ、その結果、そのスレッドの命令フェッチおよび命令発行の頻度が低下する。

【0044】

上述した構成をもつIPC制御機構は、それぞれのスレッドのIPCをある一定の監視周期PERIODで監視する。プログラマは、各スレッドのIPC目標値をipcとして、「PERIOD × ipc」の値を、各スレッドの実行命令数の設定値として各スレッドのIPC設定レジスタに書き込む。IPC制御機構は、いずれかのスレッドについて、設定値「PERIOD × ipc」が満たされていない状態が続いた場合、そのスレッドのインフレーション値を増加させる。

10

20

30

40

50

## 【 0 0 4 5 】

IPC制御機構は、スレッド毎に、以下の値を保持し、インフレーション値を制御する。

## 【 0 0 4 6 】

ipc\_target: 実行命令数の設定値、つまりPERIOD × ipc;

com\_cnt: 今期実行命令数、すなわち現在の監視周期PERIODで実際に実行された命令数;

prev\_com\_cnt: 前期実行命令数、すなわち一つ前の監視周期PERIODで実際に実行された命令数;

carry\_over: 繰越命令数、すなわち現在の監視周期PERIODで実行されるべき命令数であり、この値が現在の監視周期PERIODの終了時にゼロでなければ、この値は次の監視周期PERIODへと繰り越される;

stat\_cnt: 現在の状態（後述する図4に示される各状態）に留まっている監視周期PERIODの回数。

## 【 0 0 4 7 】

ここで、繰越命令数carry\_overの値は、監視周期PERIOD毎に更新され、

$$\text{carry\_over} = \text{carry\_over} + \text{ipc\_target} - \text{com\_cnt}$$

というように決められる。すなわち、或る監視周期PERIODにおいて繰越命令数carry\_overで指定された数より少ない数の命令しか実行できなかった場合、不足命令数が繰越命令数carry\_overとして次の監視周期PERIOD繰り越され、それにより、次の監視周期PERIODにおける繰越総命令数carry\_overが増加する。逆に、或る監視周期PERIODにおいて繰越命令数carry\_overで指定された数より多くの命令が実行された場合、次の監視周期PERIODでは、繰越命令数carry\_overが減少する。なお、或る監視周期PERIODで今期実行命令数com\_cntが繰越命令数carry\_overを上回った場合、その監視周期PERIOD内では該当するスレッドの命令フェッチは行われなくなる。

## 【 0 0 4 8 】

IPC制御機構の制御関数部106は、上述した値を用いて、図4に示される状態遷移を監視周期PERIOD毎に行い、インフレーション値を制御する。その詳細は、以下のとおりである。

## 【 0 0 4 9 】

図4は、制御関数部106の状態遷移とインフレーション値増減の動作を示す。

## 【 0 0 5 0 】

制御関数部106は、複数のスレッドのそれぞれについて並列的に、図4に示された動作を行う。

## 【 0 0 5 1 】

図4において、「ノーマル」110は、今期実行命令数com\_cntが設定値ipc\_targetを満たしており、繰越命令数carry\_overも満たしている状態であり、換言すれば、そのスレッドの性能が保証されている状態である。今まで状態が「ノーマル」110であったところ、現在の監視周期PERIODで実行した命令数が設定値ipc\_targetの両方を満たせなかった場合、状態は「IPCフェイリング」112に遷移し、他方、繰越命令数carry\_overのみを満たせなかった場合には、状態は「リクエストフェイリング」114に遷移する。また、ある回数以上の監視周期にわたり「ノーマル」110が続いた場合には、インフレーション値が減少され、その結果、そのスレッドの命令フェッチおよび命令発行の頻度が抑制される。

## 【 0 0 5 2 】

「リクエストフェイリング」114は、今期実行命令数com\_cntが設定値ipc\_targetを満たしているが、繰越命令数carry\_overを満たしていない状態である。つまり、短期的にはIPC目標値が満たされているが、それ以前の監視周期PERIODでIPC目標値が満たされなかったために、不足命令を余分に実行しなくてはならない状態である。この状態がある回数REQ\_FAIL\_THRESH以上の監視周期にわたり続く場合、インフレーション値が増加され、そして、状態は「リソースアップチェック」116に遷移する。他方、「リクエストフェイ

リング」114において、現在の実行命令数が繰越残値を満たした場合は、状態は「ノーマル」110へ遷移する。

【0053】

「IPCフェイリング」112は、今期実行命令数com\_cntが繰越命令数carry\_overと設定値ipc\_targetを共に満たしていない状態である。つまり、短期的にも長期的にもIPC目標値が満たされていない状態である。この状態がある回数IPC\_FAIL\_THRESH以上の監視周期にわたり続く場合、インフレーション値が増加させられ、状態は「リソースアップチェック」116に遷移する。他方、「IPCフェイリング」112において、繰越命令数carry\_overと設定値ipc\_targetが共に満たされた場合は、状態は「ノーマル」110に遷移する。

10

【0054】

「リソースアップチェック」116は、インフレーション値を増加させた後、インフレーション値の増加に見合うIPCの向上があったかどうかをチェックするための状態である。この状態において、前期実行命令数prev\_com\_cntと比較した今期実行命令数com\_cntの増分が、予め設定された閾値EFFICIENT\_THRESH以上であるが、まだ繰越命令数carry\_overが満たされていない場合は、インフレーション値がさらに増加される。他方、繰越命令数carry\_overが満たされた場合は、状態は「ノーマル」110に遷移する。また、「リソースアップチェック」116において、上記増分が上記閾値EFFICIENT\_THRESH未満である場合は、インフレーション値は減少させられ、状態は「リソースダウン」118に遷移する。

20

【0055】

「リソースダウン」118は、インフレーション値の増加に見合ったIPCの向上が認められなかった場合に相当する状態である。この状態に入ると、インフレーション値が減少させられ、状態は「リソースダウンチェック」120に遷移する。

【0056】

「リソースダウンチェック」120は、インフレーション値を減少させた後、IPCが大幅に低下していないかどうかをチェックするための状態である。この状態において、前期実行命令数prev\_com\_cntと比較して、今期実行命令数com\_cntの予め設定された閾値以上に低下した場合、インフレーション値は一周期前の値に戻される。そうでない場合は、インフレーション値は現在の値に維持される。状態は「ノーマル」110、「IPCフェイリング」112または「リクエストフェイリング」114に遷移する。状態が「ノーマル」110と「IPCフェイリング」112と「リクエストフェイリング」114のいずれに遷移するかは、今期実行命令数com\_cntと設定値ipc\_targetおよび繰越命令数carry\_overとの比較結果により決まる。

30

【0057】

以上のように、各スレッドについて、IPCが所望値を満たせていない状態が続くと、インフレーション値が増加させられる。ただし、インフレーション値を増加した場合であっても、その増加に見合ったIPCの向上が得られない場合は、インフレーション値を元に戻す。その理由は、プログラムの最大性能が時間と共に変化することに対応するためである。すなわち、プログラムのIPCは時間と共に変化するため、ある監視周期PERIODではIPC目標値を満たせない場合がある。そのような場合にインフレーション値を増加させても無意味であり、他スレッドの実行が阻害されるだけである。そこで、インフレーション値を増加させてもその増加に見合ったIPCの向上が生じない場合には、将来の監視周期PERIODで取り返しがつくことが期待できるので、インフレーション値の増加を取り消す。不足命令数は繰越命令数carry\_overに加算される。将来プログラムのIPCが向上しやすくなった時点でインフレーション値を増加させることで、その不足命令数が解消されることになる。

40

【0058】

上記のIPC制御により、性能の変動が激しいプログラムにおいても、他スレッドの実行を著しく阻害することなく、特定のスレッドの性能を制御することができる。各スレッドのIPCが所望値近くに制御されることになるので、各スレッドの実行時間の予測の精度が

50

向上する。その結果、実時間処理において、複数スレッドを並列に実行していても時間制約を守ることができるようなスケジューリングが容易になる。

【 0 0 5 9 】

図5は、上述した優先度による調停を行なうマルチスレッドプロセッサを用いて実時間処理を行った場合の例を示す。なお、図5の例では、説明の都合上、上述したプロセッサ10のような複数スレッドを同時処理できるSMTプロセッサではなく、同時処理できるスレッドは1つのみであるシングルパイプラインのマルチスレッドプロセッサを用いた場合であって、理想的な実行(キャッシュミスや分岐予測ミスが発生しない)の場合を想定する。

【 0 0 6 0 】

図5に示される例では、スレッド#0の優先度が最も高く、スレッド#7の優先度が最も低いとする。この例では、最初にスレッド#1、スレッド#2およびスレッド#3が実行可能になる。ここで、優先度による資源の調停を行なわない従来のマルチスレッドプロセッサでは、スレッド#1、スレッド#2およびスレッド#3が並列的に実行されることになる。これに対し、優先度による資源の調停を行なうマルチスレッドプロセッサでは、優先度による演算資源の調停により、原則として、最も優先度の高いスレッド#1の実行が優先される。そのためスレッド#1が先に実行される。スレッド#1の実行が完了すると、優先度による調停により、次に優先度の高いスレッド#2が優先的に実行される。このとき、スレッド#2のコンテキストがプロセッサ内に保持されているため、スレッド#2はコンテキストスイッチを行うことなく直ちに実行される。スレッド#4の実行中に、より優先度の高いスレッド#0が実行可能になった場合においても、優先度による演算資源の調停によりスレッド#0の実行が優先される。このときも、スレッド#0はコンテキストスイッチを行うことなく直ちに実行される。スレッド#0の実行が完了すると、次にスレッド#4に演算資源が割り当てられて、スレッド#4が直ちに実行を再開する。

【 0 0 6 1 】

マルチスレッドプロセッサは、一般に1つのスレッドがキャッシュミスなどでストールしている場合でも、別のスレッドを実行することにより、プロセッサ全体のスループットを高く維持できる。この側面に関して、本発明に従うマルチスレッドプロセッサでは、優先度の高いスレッドがストールした場合、次に優先度の高いスレッドを実行するように、優先度による調停を行うことができ、それにより、スループットを向上することが可能である。

【 0 0 6 2 】

図6は、優先度による調停と共にIPC制御を行なうマルチスレッドプロセッサより複数スレッドの同時実行を行った場合の例を示す。図6の例は、同時処理できるスレッドが1つのみのシングルパイプラインのマルチスレッドプロセッサの実際の実行(キャッシュミスや分岐予測ミスが発生する)場合を示している。

【 0 0 6 3 】

図6に示した例でも、図5に示した例と同様に、スレッド#0の優先度が最も高く、スレッド#7の優先度が最も低く、最初にスレッド#1、スレッド#2およびスレッド#3が実行可能になる。優先度による演算資源の調停により、実行可能なスレッド#1、スレッド#2およびスレッド#3中で最も優先度の高いスレッド#1の実行が優先される。上述の図5に例示された理想的な実行の場合、キャッシュミスや分岐予測ミスが発生しないため、優先度に従って順番にスレッドが実行される。この理想的な場合では、スレッド間の干渉がないため、IPCの変化はない。これに対し、図6に例示される実際の実行の場合、キャッシュミスや分岐予測ミスなどが発生することがある。例えばスレッド#1がこの種のミスでストールすると、次に優先度の高いスレッド#2が実行される。スレッド#2のコンテキストはプロセッサ内に保持されているため、コンテキストスイッチを行うことなく直ちにスレッド#2を実行することができる。このため、見かけ上「スレッド#1とスレッド#2が(或いは、より多くのスレッドが)同時並列的に実行される」ことになる。スレッド#2は演算資源を使用するため、優先度のより高いスレッド#1の実行時間に影響を与える。そのため、スレッド間

10

20

30

40

50

の干渉が発生し、IPCの変化が発生する。IPC制御を採用しない場合には、スレッド#1の時間予測精度が低下する。これに対して、IPC制御を採用することにより、同時に実行されている各スレッド#1、#2の実行命令数（IPC）をそれぞれの目標値に近づけるように、各スレッド#1、#2の実行の頻度が制御される。よって、複数スレッドを同時実行した場合でも、時間予測精度の低下は小さい。そのため、時間制約を守りつつ、プロセッサ全体のスループットを向上することが可能となる。

【0064】

図5と図6は、理解を容易にするするために、シングルパイプラインのプロセッサの場合を例示した。しかし、同様の説明は、図2に示したような複数のスレッドを同時処理できるSMTプロセッサにも適用される。図7は、図2に示した4パイプラインをもち優先度による調停と共にIPC制御を行なうSMTプロセッサより複数スレッドの同時実行（実際の実行）を行った場合の例を示す。

10

【0065】

図7に示すように、マルチパイプラインのSMTプロセッサでは、より多くの数のスレッドが、見かけ上、同時並列的に実行される。同時並列的に実行されるスレッドの数が多いほど、スレッド間の資源の競合が発生する頻度が多くなり、各スレッドについての時間予測精度がより低下する。故に、IPC制御の採用による時間予測精度の低下を抑制できる利点は大きい。

【0066】

さて、以下では、図2に示したSMTアーキテクチャを採用したプロセッサ10における、優先度による資源調停とIPC制御のより具体的で詳細な制御方法を説明する。

20

【0067】

まず、優先度による資源調停の制御方法を説明する。

【0068】

この制御は、複数のスレッドを同時に実行する場合における、命令フェッチスロット、命令発行スロット、演算ユニットなどの各演算資源におけるスレッド間の競合を調停し解決するものである。そこでは、スケジューラが付与した優先度を、スレッド間の競合解決のために使用する。プロセッサ10内で生じるスレッド間の競合解決に優先度を用いることで、優先度の低いスレッドが優先度の高いスレッドの実行を阻害することを防ぎ、優先度の高いスレッドの実行を保証する。ただし、優先度を単純に全ての競合処理に導入すると、システム全体の性能が低下してしまい、マルチスレッドによるレイテンシの隠蔽の効果を得ることができない。そこで、優先度の高いスレッドの性能を低下させずに、優先度の低いスレッドを実行する機構が採用される。SMTアーキテクチャは、スーパースカラアーキテクチャを採用するので、単一スレッドの性能が通常のシングルパイプラインと比較して高い。ただし、単一スレッドの性能をできるだけ高くするには、実行資源をスレッド間で共有化し、全ての実行資源を一つのスレッドが利用できるようにする必要がある。実行資源を共有化すると、単一のスレッドの性能の向上が期待できるが、スレッド間で性能に影響を与えやすくなるので、優先度の低いスレッドが優先度の高いスレッドの性能に悪影響を与えてしまう。その対策として、フェッチスロットや発行スロットといったスロットの優先度制御に加え、共有資源の占有率の制御も実装することができる。また、フェッチスレッド選択でのボトルネックをできるだけ回避し、命令供給機構全体を制御するような制御方法が採用される。その際、ソフトリアルタイムタスクとハードリアルタイムタスクの性質の違いに着目し、単一スレッドの性能に大きく比重を置く制御方法と、単一スレッドの性能の低下を抑制しつつ全体の性能に比重を置く制御方法とを実装することができる。

30

40

【0069】

フェッチスレッド選択では、最上位優先度スレッドの性能低下をできるだけ抑制しつつ、他のスレッドのフェッチを行うことができる制御方法を採用することができる。最上位優先度スレッドの性能低下をできるだけ抑えることに主眼を置く場合、所定の状況下で最上位優先度スレッドにより無駄にされる（使用されない）スロットを、他の下位優先度ス

50



レッドが使用することで、ある程度のシステム全体の性能向上が期待できる。そのような制御方法として次のものを挙げることができる。

【0070】

(1) 命令フェッチでのキャッシュミス

キャッシュミスした後に同じスレッドが命令フェッチを行うことはハードウェアを不必要に複雑化するのみである。キャッシュから命令が返ってくるまでは他のスレッドがフェッチを行う。

【0071】

(2) 分岐予測ミスからの回復

分岐予測ミスによるパイプライン中の命令の破棄はその分岐命令のコミット時に行われる。分岐命令がライトバックされたときにはその予測の成否がわかるので、もし予測ミスしていた場合にはそれ以後のフェッチは無駄になる。そこでライトバックした分岐命令が予測ミスしていた場合には、その命令がコミットするまで他のスレッドからフェッチを行う。

【0072】

(3) 命令バッファ中の命令数

最上位優先度スレッドの性能を落さないためには、実行機構への発行を可能な限り絶やさない必要がある。そのためには、命令バッファ中に常に命令が格納されている必要がある。図2に示したプロセッサ10の場合、命令発行まで5ステージあるので、スレッド選択の際に最上位優先度スレッドの命令が命令バッファ30内に6クロック分あれば、そのクロックに他のスレッドからフェッチを行ったとしても命令バッファ中の命令が不足することはない。4命令の同時発行のため、24命令が命令バッファ30内に存在する場合に、優先度の低いスレッドからフェッチを行う。ただし次に最上位優先度スレッドがフェッチした命令中にいくつの有効な命令があるかはこの時点では不明であるのに加え、次の命令フェッチがキャッシュミスを起こす可能性があるため、それを考慮に入れると、さらに命令数を増やした方が性能の低下は防げる。

【0073】

以上の3つの制御方法は、最上位優先度スレッドが無駄にするスロットを使用して下位優先度スレッドの命令を格納するという方法である。それに対し、優先度の高いスレッドが実行資源を非効率的に使うと予測して、優先度の低いスレッドのフェッチを行うという制御方法も採用し得る。その例を以下に挙げる。

【0074】

(1) パイプライン中の条件分岐命令数

条件分岐命令を多く実行するほど分岐予測ミスの可能性が高くなり、実行資源が無駄にする可能性が高くなる。そのため、パイプライン中の条件分岐命令の数が閾値を越えた場合に優先度の低いスレッドからフェッチを行う。

【0075】

(2) パイプライン中の命令数

パイプライン中に命令数が増えると、それが依存するデータを待つ命令が多くなり、実行スロットを埋めることが難しくなる。特に単一のスレッドの命令数が増えたときに、この現象は顕著になる。そのため、パイプライン中の命令数が閾値を越えた場合に優先度の低いスレッドからフェッチを行う。

【0076】

(3) 命令バッファ中の命令数

前述した制御方法では、常に最大限命令が発行されると仮定したが、リザーベーションステーション60などの問題で最大限命令を発行できないことがある。そこで、閾値を上述した24命令よりも低く設定する。閾値が低い程、優先度の高いスレッドの性能が落ちると考えられる。

【0077】

(4) フェッチ制御ユニット内の占めているステージ数

10

20

30

40

50

デコード時に用いられる分岐予測器と比較して、BTB (Branch Target Buffer: 分岐ターゲットバッファ、図示省略) は分岐命令があるかどうかという情報がない分、予測精度が大きく劣る。そのため、BTBによる投機フェッチ数を制限する。フェッチ制御パイプライン中のステージ数によって制御することで、連続するフェッチ回数を抑える。

【0078】

(5) リザベーションステーション内の待ち命令数

使われる実行ユニットに偏りがある場合や、命令間に強い依存関係がある場合、パイプライン中の命令数による制御ではリザベーションステーション60を一杯にしてしまう可能性がある。そこで、リザベーションステーション60内の命令数を数え、閾値を越えた場合に優先度の低いスレッドからフェッチを行う。

10

【0079】

以上の5つの制御方法は、システム全体の性能を向上させることを重視している。

【0080】

さて、発行命令選択では、命令実行ユニット16に直接命令を供給するために、命令フェッチ機構から十分な命令が来ている場合には、スレッドの性能に大きな影響を及ぼすと考えられる。そこで、優先度の高いスレッドの性能の低下を抑制するために、命令発行機構では発行できる限り優先度の高いスレッドの命令を発行する。優先度による発行命令選択ではフェッチスレッド選択と同様に、次のような方法で優先度の低いスレッドの命令を発行する。

【0081】

20

(1) 対象のリザベーションステーションが一杯の場合

優先度の低いスレッドの命令に他のリザベーションステーションを利用する命令が含まれている場合はその命令を発行する。

【0082】

(2) リオーダバッファやリネームレジスタが一杯の場合

これらの実行資源をスレッド毎に所持している場合は他のスレッドの命令を発行する。

【0083】

(3) 投機実行が禁止されている命令の場合

コントロールレジスタへの書き込み命令のように、投機実行が禁止されている命令の場合はその命令より前の命令が全てコミットされない限り命令発行を止める。

30

【0084】

(4) 分岐予測ミスからの回復の場合

フェッチスレッド選択と同様に、ライトバックされた分岐命令が予測ミスをしていた場合にその命令がコミットするまで命令発行を止める。

【0085】

対象のリザベーションステーション60が一杯の場合は、優先度の高いスレッドと低いスレッドの利用するユニットがそれぞれ偏っていてもなおかつ異なる場合でない限り、優先度の低いスレッドから多くの命令を発行できるわけではない。また、リオーダバッファ40やリネームレジスタ34をスレッド間で共有する構成にした場合には、優先度の低いスレッドからの命令発行は行うことが出来なく、投機実行が禁止されている命令は通常のプログラムにおいては頻度が低い。つまり、キャッシュミスが起こり得るフェッチスレッド選択と比較して、優先度の低いスレッドの命令が発行される可能性が低い。複数スレッドの並列実行によるレイテンシの隠蔽には、更なる制御方法が採用される。さらに、システム全体の性能に重きを置き、次のパラメータ、

40

- ・パイプライン中の条件分岐命令数
- ・パイプライン中の命令数
- ・リザベーションステーション内の待ち命令数

を参照して優先度の高いスレッドの命令発行を止める。

【0086】

以上、命令フェッチ、発行といったパイプライン中のスロットに関する競合を解決する

50

制御方法について述べた。それに加え、SMTアーキテクチャでは複数スレッドで実行資源が共有されるため、その競合制御についても考慮に入れる必要がある。ここでいう実行資源とは、典型的には、

- ・ 命令バッファ 30
- ・ リネームレジスタ 34
- ・ リオーダバッファ 40

などを指す。これらの実行資源は、スレッドごとに用意されるか、または共有化されるかの2通りの実装方法がある。

#### 【0087】

実行資源がスレッドごとに用意される場合、スレッド間の影響を低く抑えることが可能である。或るスレッドがストールしても、他のスレッドは容易に実行できる。しかし、一つのスレッドが使える量が小さく抑えられるので、単一のスレッドの性能が低くなる。一方、実行資源がスレッド間で共有された場合、単一のスレッドを優先して実行した場合に、実行資源を十分に利用できることで性能が高くなる。しかしスレッド間の影響が大きくなるため、低い優先度のスレッドが高い優先度のスレッドを阻害してしまう。またスレッドがストールしたときに他のスレッドが実行できないことがある。

10

#### 【0088】

このようにスレッド間の影響を考えると、スレッド毎に実行資源を用意する方法の方が好ましいが、チップサイズの制限があるのでスレッドあたりの資源の量は小さく抑えられてしまう。そのため、優先度の高いスレッドの性能が低くなるので、ソフトリアルタイム処理に耐え得る高い性能という面で問題がある。そこで、図2に示されたプロセッサ10では、実行資源を共有化することで、単一のスレッドの性能向上を目指す。

20

#### 【0089】

各バッファをパーティション化(幾つかの単位に分割)することにより、ハードウェアの複雑化を防ぐことができる。一つのパティションを単一のスレッドのみが使用するよう設計することで、スレッドごとにパーティションの使用順番とパーティション内の現在位置だけ記憶しておけば良いので、ハードウェアが単純になる。

#### 【0090】

各バッファを共有することで、優先度の低いスレッドがバッファを占有することにより優先度の高いスレッドの実行を阻害してしまう。そこで、共有バッファにおけるスレッド間の性能に対する影響を抑えるために、各スレッドが使用できるバッファのエントリ数をソフトウェアによりパーティション単位で設定する。これに関し、次の2通りの制御方法が採用できる。

30

#### 【0091】

##### (1) 資源予約

制御レジスタを用いてスレッド毎にパーティション使用权を設定する。同じパーティションを複数のスレッドが利用することができる。

#### 【0092】

##### (2) 最大数設定

制御レジスタを用いてスレッド毎に使用できる最大のパーティション数を設定する。

40

#### 【0093】

資源予約方式では、スレッド毎に利用できる資源を個別に指定できるので、安定した性能が期待できるが、周期タスクが実行を終え、次の周期を待っている場合など、スレッドが実行できない場合に対応がしづらく、実行資源を有効に使うことができない。最大数設定方式では、他のスロットの制御を優先度制御で行っているために、優先度の高いスレッドから指定された最大限の量まで実行資源を利用することができ、状況に応じて最大限に実行資源を利用しやすい。ただし、各スレッドの最大数の合計がパーティション総数を上回っている場合には、優先度の低いスレッドが優先度の高いスレッドの実行を阻害してしまう。資源予約方式は静的に性能の予測ができ、最大数設定方式は、動的に実行資源の利用の効率化を計ることができる。しかし、これらの制御方法のみでは最上位優先度スレ

50

ドの性能を維持することは難しい。例えば優先度の高いスレッドがスケジューリング可能な状態になり、最上位優先度スレッドが切り替わる場合には、それまで実行されていた優先度の低いスレッドが実行資源を占有しており、優先度の高いスレッドの実行が阻害されてしまう。そこで、優先度の高いスレッドの命令が格納されているパーティションの数が閾値以下で、空きパーティションがない場合に、現在その資源を利用しているスレッドの中から最も優先度の低いスレッドの命令を破棄する。命令バッファ30の場合ではそのスレッドの先頭の命令からフェッチし直し、リオーダバッファ40では分岐予測ミスの場合と同様の機構を用いてパイプライン中の命令を破棄する。

【0094】

SMTアーキテクチャでは、優先度による制御を行っていても、同時に実行されるスレッドによっては最上位優先度の実行に影響を与える場合がある。そこで、プロセッサの性能の予測性、及び全体スループットの改善のために、各スレッドがその優先度に従った量のプロセッサ資源を割り当てるように制御することができる。例えば、命令フェッチに関しては、命令バッファの各スレッドへの割当量を、各スレッドの優先度に従うように制御することができる。これにより下位優先度スレッドがフェッチ権を獲得しやすくなるため、最上位優先度スレッドの性能が多少低下する可能性があるが、性能の変動は小さくなり、予測性が高まるものと考えられる。また、命令バッファの利用効率の改善により全体性能の向上が期待できる。

【0095】

命令フェッチに関するこの制御について、以下に具体的に述べる。この制御は、図2に示されたプロセッサ10内の主としてフェッチスレッドセクタ24によって実行される。この制御は、各スレッドの命令バッファの占有量を監視し、より下位の優先度のスレッドの占有量が、より上位の優先度のスレッドの占有量を超えると、その下位優先度のスレッドからの命令フェッチを抑制または禁止するものである。以後の説明には以下の記号を用いる。

【0096】

$T_i$ : スレッド;

$G_j$ : 同じ優先度を与えられたスレッドのグループ。グループ間の優先度は  $G_j > G_{j-1}$  であるとする;

$ThOfMinIQ(G_j)$ : グループ  $G_j$  中で命令バッファ占有数が最小のスレッド;

$THNUM(G_j)$ : グループ  $G_j$  に属するスレッド  $T_i$  の数;

$IQSUM(G_j)$ : グループ  $G_j$  が占有する命令バッファ数 (グループ  $G_j$  に属するスレッドの命令バッファ占有数の合計);

$MINIQ(G_j)$ : グループ  $G_j$  が占有する命令バッファ数の最小値;

$MIN\_IQ\_THRESH$ : 1スレッド当りの命令バッファ占有数に対する所定の下限值;

$FREQ_j$ : グループ  $G_j$  のフェッチ要求;

$FETCH_j$ : フェッチ要求  $FREQ_j$  が認められた場合にフェッチを行なうスレッド (フェッチスレッド)。

【0097】

フェッチ要求  $FREQ_j$  とフェッチスレッド  $FETCH_j$  は、以下のような制御条件(1)および(2)に従って決められる。

$FREQ_j =$

$MINIQ(G_j) \quad IQSUM(G_{j-1})$

or

$IQSUM(G_j) \quad MIN\_IQ\_THRESH \times THNUM(G_j) \quad \dots \quad \text{制御条件(1)}$

$FETCH_j = ThOfMinIQ(G_j)$

$\dots \quad \text{制御条件(2)}$

ここで、値  $MIN\_IQ\_THRESH$  は、各スレッドの命令バッファが空になる頻度を低くすることを目的とした下限値である。各スレッドの命令バッファ占有数がこの下限値  $MIN\_IQ\_THRESH$  を下回ると、各スレッドは無条件にフェッチ要求を出すことができる。この値  $MIN\_IQ\_THRESH$  は以下の条件値、

10

20

30

40

50

- ・1回のフェッチでフェッチされる命令数
- ・フェッチ開始から命令発行までに要する最短サイクル数
- ・1サイクルの最大命令発行数

によって決めることができる。例えば図2に示されたプロセッサ10では、1サイクルで8つの命令がフェッチされ、フェッチ開始から命令発行まで6サイクルを要し、1サイクルで4命令が発行される。そのため、命令バッファの命令数が24になった時点でフェッチを開始することで、命令供給が途絶える頻度を減らすことができると考えられる。そこで、値MIN\_IQ\_THRESHとして「24」を採用することができる。

#### 【0098】

制御条件(1)によれば、或るグループ $G_j$ の命令バッファ占有数の最小値 $MINIQ(G_j)$ が、それより1ランク優先度の低いグループ $G_{j-1}$ の命令バッファ占有数 $IQSUM(G_{j-1})$ と同等かより少ないときには、または、或るグループ $G_j$ の命令バッファ占有数 $IQSUM(G_j)$ が、そのグループ $G_j$ により占有されるべき命令バッファ数の下限値 $MIN_IQ\_THRESH \times THNUM(G_j)$ と同等かより少ないときには、そのグループ $G_j$ のフェッチ要求 $FREQ_j$ は認められるが、より優先度の低いグループ $G_{j-1}$ のフェッチ要求 $FREQ_{j-1}$ は認められない。そして、制御条件(2)によれば、そのグループ $G_j$ のフェッチ要求 $FREQ_j$ が認められる場合、そのグループ $G_j$ 中で命令バッファ占有数が最小であるスレッド $ThOfMinIQ(G_j)$ に、フェッチ権が与えられる。

10

#### 【0099】

以上により、 $FETCH_j$ 、 $FREQ_j$ が決定されるが、プロセッサ10では、1サイクルで1つのスレッドのみがフェッチを行うため、複数のフェッチ要求から1つのスレッドを選択しなければならない。そこで、最上位優先度スレッドの実行を優先するために、最上位優先度のグループのフェッチ要求を選択し、フェッチスレッドを決定するような制御方法が採用できる。また、フェッチスレッドとして選択されたスレッドがキャッシュミス等を起こしフェッチを行えない場合であっても、下位優先度のスレッドにフェッチ権を譲ることはないようにしてもよい。これは、資源占有量の逆転を防ぎ下位優先度スレッドが上位優先度スレッドの性能を圧迫しないようにするためである。

20

#### 【0100】

この制御方法では、一方において、下位優先度スレッドがフェッチ権を得やすくなり、プロセッサの全体性能が向上すると考えられる。そして、他方において、プログラムの特性によらず高優先度スレッドほど多くの命令バッファを獲得できるように制御されており、低優先度スレッドに多くの命令バッファが割かれる問題や、長期間命令バッファが占有される問題は生じにくいと考えられる。この利点は、後述の命令発行の制御方法との組み合わせにより、より強化される。また、この制御方法では、同じ優先度のスレッドが複数あった場合には、それらの中で最も命令バッファ占有数が少ないスレッドからフェッチを行う。

30

#### 【0101】

次に命令発行の制御方法について述べる。

#### 【0102】

命令フェッチの制御と同様に、資源の占有量が優先度に従うように、それぞれのスレッドの命令発行が制御される。この命令発行の制御は、図2に示されたプロセッサ10内の例えば命令発行セクタ32によって実行される。この命令発行の制御では、監視対象の資源として、リザーベーションステーションまたはリオーダバッファを採用することができる。以下に説明する制御では、リザーベーションステーションのスレッド毎の占有量が監視され、より下位の優先度のスレッドの占有量が、より上位の優先度のスレッドの占有量を超えると、その下位優先度のスレッドからの命令発行が抑制または禁止される。以降の説明では以下の記号を用いる。

40

#### 【0103】

$T_{j,k}$ : グループ $G_j$ に属するスレッド;

$RSNUM(T_{j,k})$ : スレッド $T_{j,k}$ のリザーベーションステーション占有数;

50

RSSUM(Gj.): グループGjのリザベーションステーション占有数(グループGjに属するスレッドのリザベーションステーション占有数の合計);

IREQj,k: スレッドTj,kの命令発行要求。

【0104】

命令発行要求IREQj,kは以下のような制御条件(3)に従って決められる。

IREQj,k = RSNUM(Tj,k)      RSSUM(Gj-1)      ... 制御条件(3)

【0105】

制御条件(3)によれば、或るスレッドTj,kのリザベーションステーション占有数RSNUM(Tj,k)が、それより1ランク優先度の低いグループGj-1のリザベーションステーション占有数と同等かそれより少ないときには、そのスレッドTj,kの命令発行要求IREQj,kは認められるが、その優先度の低いグループの命令発行要求IREQj-1,kは認められない。ここで、図2に示されたプロセッサ10では、1サイクルで最大で4つのスレッドが命令を発行し得る。命令フェッチと異なり、同じグループの複数のスレッドから命令発行要求が来る場合がある。そこで、命令発行の制御では、命令発行要求を出しているスレッドを以下のように順位付けし、その順位の上位4つのスレッドを発行スレッドとする。

10

【0106】

- ・スレッドに与えられた優先度の高い順
- ・同じ優先度(グループ)のスレッド間では、リザベーションステーション60の占有数が少ない順

【0107】

命令発行の制御方法は、前述の命令フェッチのそれとよく似たものである。相違点は、命令バッファ30の占有数の代わりにリザベーションステーション60の占有数を用いる点と、占有数の下限値MIN\_IQ\_THRESHに対応する条件が無い点である。発行スレッド選択の基準にリザベーションステーション60を用いる理由は次の通りである。すなわち、発行スレッドとして選択されたスレッドが実際には発行できない場合が存在する。これは主に次のような場合である。

20

【0108】

- ・リオーダバッファ40に空きがない
- ・リネームバッファ34に空きがない
- ・発行先の実行ユニットのリザベーションステーション60に空きがない

30

プロセッサ10では、リオーダバッファ40とリネームバッファ34は連動しており、実際に制約となるのはリオーダバッファ40かリザベーションステーション60である。このうち、実際上は、リザベーションステーション60に空きがなく命令発行が行えない場合が多い。そのため、上記の制御条件(3)では、より貴重な資源を高優先度スレッドに割り当てるためスレッド選択の基準にリザベーションステーション60の占有数が用いられる。実際、発明者が実施した評価試験によっても、リオーダバッファ40よりリザベーションステーション60の方が、より影響的であることがわかった。

【0109】

次に、IPC制御の具体的方法を説明する。

【0110】

リアルタイム処理においてはタスクの実行時間の予測性が重要である。そこで、前述の命令フェッチ、命令発行機構にIPCを制御する機構を加えられる。IPC制御では、一定の間隔で各スレッドの実行命令数を監視し、それが指定された目標値に満たない場合には命令フェッチ、発行が行われる頻度を高くする。また、プログラムの性能は時間とともに大きく変化することがあり、以下に説明するIPC制御ではその点についても考慮される。

40

【0111】

このIPC制御では、グループGjの現在のIPCに応じて変化するインフレーション値INFLjが導入され、前述の命令フェッチ、発行の制御条件(1)と(3)が以下の制御条件(4)と(5)のように変更される。

FREQj =

50

$$\text{MINIQ}(G_j) \quad \text{IQSUM}(G_j - 1) + \text{INFL}_j \times \text{THNUM}(G_j)$$

or

$$\text{IQSUM}(G_j) \quad \text{MIN\_IQ\_THRESH} \times \text{THNUM}(G_j) \quad \dots \quad \text{制御条件(4)}$$

$$\text{IREQ}_{j,k} = \text{RSNUM}(T_j, k) \quad \text{RSSUM}(G_j - 1) + \text{INFL}_j \quad \dots \quad \text{制御条件(5)}$$


ここで、既に図4を参照して説明したように、インフレーション値INFL<sub>j</sub>は、所定の値範囲、例えば0 ≤ INFL<sub>j</sub> ≤ 32の範囲で、グループG<sub>j</sub>の現在の性能によって増減される。すなわち、グループG<sub>j</sub>が指定されたIPCを得られていない場合には、インフレーション値INFL<sub>j</sub>が増加し、それにより、グループG<sub>j</sub>より優先度が下位のスレッドのフェッチと発行が抑制され、グループG<sub>j</sub>のスレッドの性能を上昇させる。インフレーション値INFL<sub>j</sub>の可変範囲が0から32であるのは、図2に示されたプロセッサ10では命令バッファ30およびリザベーションステーション60が32エントリをもつことに基づいている。

10


【0112】

以上、本発明の実施形態を説明したが、この実施形態は本発明の説明のための例示にすぎず、本発明の範囲をこの実施形態にのみ限定する趣旨ではない。本発明は、その要旨を逸脱することなく、その他の様々な態様でも実施することができる。

【図1】



【図2】







## 【手続補正書】

【提出日】平成19年3月9日(2007.3.9)

## 【手続補正1】

【補正対象書類名】特許請求の範囲

【補正対象項目名】全文

【補正方法】変更

【補正の内容】

## 【特許請求の範囲】

## 【請求項1】

複数のスレッドを並列的に処理するマルチスレッド中央演算装置において、各スレッドの優先度を記憶する優先度記憶手段と、  
前記各スレッドの優先度を用いて、前記複数のスレッドの命令の処理の順序または頻度を制御する第1の制御手段と、  
各スレッドの命令実行目標を記憶する目標記憶手段と、  
前記各スレッドの命令実行状態を監視し、前記実行命令状態と前記命令実行目標を用いたフィードバック制御動作により、前記複数のスレッドの命令の処理の順序または頻度を制御する第2の制御手段と  
を備えたマルチスレッド中央演算装置。

## 【請求項2】

請求項1記載の装置において、  
前記第1の制御手段が、前記装置内の所定の資源の前記複数のスレッドへの割当量を監視し、前記複数のスレッドへの割当量が前記複数のスレッドの優先度に従うように、前記複数のスレッドの命令のフェッチ、発行または実行のそれぞれの順序または頻度を制御するマルチスレッド中央演算装置。

## 【請求項3】

請求項2記載の装置において、  
前記第1の制御手段が、第1の優先度をもつ1以上の第1のスレッドへの前記資源の割当量が、前記第1の優先度より下位の第2の優先度をもつ1以上の第2のスレッドへのそれ以下であるとき、前記第1のスレッド中の少なくとも一つのスレッドの命令のフェッチ、発行または実行を促進し、または、前記第2のスレッドの命令のフェッチ、発行または実行を抑制するマルチスレッド中央演算装置。

## 【請求項4】

請求項8記載の装置において、  
前記第1の制御手段が、各スレッドへの前記資源の割当量が少なく所定の下限条件を満たさないとき、前記各スレッドの命令のフェッチ、発行または実行を促進し、または、前記各スレッドの命令のフェッチ、発行または実行の抑制を解除するマルチスレッド中央演算装置。

## 【請求項5】

請求項3項記載の装置において、  
前記第1のスレッド中の前記少なくとも一つのスレッドには、前記資源の占有量が前記第1のスレッド中で最小であるスレッドが含まれるマルチスレッド中央演算装置。

## 【請求項6】

請求項2記載の装置において、  
フェッチされた前記複数のスレッドの命令をそれが発行されるまで保持する命令バッファをさらに備え、  
前記第1の制御手段が、前記複数のスレッドによる前記命令バッファの占有量を監視し、前記複数のスレッドによる前記命令バッファの占有量が前記複数のスレッドの優先度に従うように、前記複数のスレッドの命令のフェッチの順序または頻度を制御するマルチスレッド中央演算装置。

## 【請求項7】

請求項 6 記載の装置において、

前記第 1 の制御手段が、第 1 の優先度をもつ 1 以上の第 1 のスレッドによる前記命令バッファの占有量が、前記第 1 の優先度より下位の第 2 の優先度をもつ 1 以上の第 2 のスレッドによるそれ以下であるとき、前記第 1 のスレッド中の少なくとも一つのスレッドの命令のフェッチを促進し、または、前記第 2 のスレッドの命令のフェッチを抑制するマルチスレッド中央演算装置。

【請求項 8】

請求項 7 記載の装置において、

前記第 1 の制御手段が、各スレッドによる前記命令バッファの占有量が少なく所定の下限条件を満たさないとき、前記各スレッドの命令のフェッチを促進し、または、前記各スレッドの命令のフェッチの抑制を解除するマルチスレッド中央演算装置。

【請求項 9】

請求項 7 記載の装置において、

前記第 1 のスレッド中の前記少なくとも一つのスレッドには、前記命令バッファの占有量が前記第 1 のスレッド中で最小であるスレッドが含まれるマルチスレッド中央演算装置。

【請求項 10】

請求項 2 記載の装置において、

フェッチされた前記複数のスレッドの命令をそれが発行されるまで保持する命令バッファと、

前記命令バッファから発行された前記複数のスレッドの命令をそれが実行されるまで保持する 1 以上のリザーベーションステーションと  
をさらに備え、

前記第 1 の制御手段が、前記複数のスレッドによる前記リザーベーションステーションの占有量を監視し、前記複数のスレッドによる前記リザーベーションステーションの占有量が前記複数のスレッドの優先度に従うように、前記複数のスレッドの命令の発行の順序または頻度を制御するマルチスレッド中央演算装置。

【請求項 11】

請求項 10 記載の装置において、

前記第 1 の制御手段が、第 1 の優先度をもつ 1 以上の第 1 のスレッドによる前記リザーベーションステーションの占有量が、前記第 1 の優先度より下位の第 2 の優先度をもつ 1 以上の第 2 のスレッドによるそれ以下であるとき、前記第 1 のスレッド中の少なくとも一つのスレッドの命令の発行を促進し、または、前記第 2 のスレッドの命令の発行を抑制するマルチスレッド中央演算装置。

【請求項 12】

請求項 7 または 8 のいずれか一項記載の装置において、

前記第 1 のスレッド中の前記少なくとも一つのスレッドには、リザーベーションステーションの占有量が前記第 1 のスレッド中で最小であるスレッドが含まれるマルチスレッド中央演算装置。

【請求項 13】

請求項 1 記載の装置において、

前記第 1 の制御手段が、通常の状態下では上位優先度のスレッドの命令が下位優先度のスレッドの命令より先に処理され、前記上位優先度のスレッドが前記装置内の所定の資源を無駄にするか非効率的に使用するような所定状態では、前記下位優先度のスレッドの命令が前記上位優先度のスレッドの命令より先に処理されるように制御を行うマルチスレッド中央演算装置。

【請求項 14】

請求項 1 記載の装置において、

前記第 2 の制御手段が、前記各スレッドの命令実行状態が前記各スレッドの命令実行目標に近づくように、前記複数のスレッドの命令のフェッチまたは発行の順序または頻度を制

御するマルチスレッド中央演算装置。

【請求項 15】

請求項 14 記載の装置において、

前記第 2 の制御手段が、或るスレッドの前記命令実行状態が前記命令実行目標を満たさない場合、前記或るスレッドの命令のフェッチまたは発行を促進し、または、前記或るスレッドより下位の優先度をもつ他のスレッドの命令のフェッチまたは発行を抑制するマルチスレッド中央演算装置。

【請求項 16】

請求項 1 記載の装置において、

前記第 1 の制御手段は、所定の制御条件に従って前記複数のスレッドの命令の処理の順序または頻度を制御し、

前記第 2 の制御手段が、前記各スレッドの命令実行状態が前記各スレッドの命令実行目標に近づくようにするための調整を、前記第 1 の制御手段の前記制御条件に加えるマルチスレッド中央演算装置。

【請求項 17】

請求項 16 記載の装置において、

前記第 2 の制御手段が、或るスレッドの前記命令実行状態が前記命令実行目標を満たさない場合、前記或るスレッドの命令の処理の頻度を増加させるための調整を、前記第 1 の制御手段の制御条件に加え、そして、前記調整を加えても前記或るスレッドの前記命令実行状態に所定条件を満たす改善が現れない場合、前記加えられた調整を解除して前記制御条件を前記調整を加える前のものに戻すマルチスレッド中央演算装置。

【請求項 18】

同時マルチスレディングの制御方法において、

各スレッドの優先度をもつステップと、

前記各スレッドの優先度を用いて、前記複数のスレッドの命令の処理の順序または頻度を制御するステップと、

各スレッドの命令実行目標をもつステップと、

前記各スレッドの命令実行状態を監視するステップと、

前記各スレッドの前記命令実行状態と前記命令目標を用いたフィードバック制御動作により、前記複数のスレッドの命令の処理の順序または頻度を制御するステップと

を有する同時マルチスレディング制御方法。

【請求項 19】

請求項 1 記載の装置において、

前記第 2 の制御手段が、

監視周期毎に、スレッド毎に実行された命令数をカウントする監視部と、

スレッド毎に、現在の監視周期における前記実行命令数が、予め設定されている目標値を満たすかチェックする第 1 の比較を行い、且つ、スレッド毎に、前回の監視周期における実行命令数の不足分と前記目標値との加算である繰越残値を求め、前記現在の監視周期における前記実行命令数が前記繰越残値を満たすかチェックする第 2 の比較を行う比較部と

スレッド毎に、前記第 1 と第 2 の比較の結果に基づいて命令フェッチ又は命令発行の頻度を可変する制御関数部と

を有するマルチスレッド中央演算装置。

【請求項 20】

請求項 19 記載の装置において、

前記制御関数部が、

スレッド毎に、前記命令実行状態が、前記第 1 と第 2 の比較結果の双方が肯定的である第 1 状態、前記第 1 の比較結果は肯定的であるが前記第 2 の比較結果が否定的である第 2 状態、および、前記第 1 と第 2 の比較結果の双方が否定的である第 3 状態のいずれに該当するかを判断する手段と、

スレッド毎に、所定の第 1 時間長にわたり前記第 1 状態が続く場合、前記命令フェッチ又は前記命令発行の頻度を減少させる手段と、  
スレッド毎に、所定の第 2 時間長にわたり前記第 2 状態が続く場合、前記命令フェッチ又は前記命令発行の頻度を増加させる手段と、  
スレッド毎に、所定の第 3 時間長にわたり前記第 3 状態が続く場合、前記命令フェッチ又は前記命令発行の頻度を増加させる手段と、  
スレッド毎に、前記命令フェッチ又は前記命令発行の頻度を増加させた場合、前記実行命令数に所定程度以上の増加が生じたかチェックするリソースアップチェックを行う手段と、  
スレッド毎に、前記リソースアップチェックの結果が否定的である場合、前記命令フェッチ又は前記命令発行の頻度を減少させる手段と  
を有するマルチスレッド中央演算装置。

## 【 国際調査報告 】

INTERNATIONAL SEARCH REPORT		International application No. PCT/JP2006/311022
A. CLASSIFICATION OF SUBJECT MATTER G06F9/50(2006.01) i		
According to International Patent Classification (IPC) or to both national classification and IPC		
B. FIELDS SEARCHED		
Minimum documentation searched (classification system followed by classification symbols) G06F9/50		
Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched Jitsuyo Shinan Koho 1922-1996 Jitsuyo Shinan Toroku Koho 1996-2006 Kokai Jitsuyo Shinan Koho 1971-2006 Toroku Jitsuyo Shinan Koho 1994-2006		
Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)		
C. DOCUMENTS CONSIDERED TO BE RELEVANT		
Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
X Y	JP 2004-532444 A (Imagination Technologies Ltd.), 21 October, 2004 (21.10.04), Par. Nos. [0014] to [0016], [0024], [0027]; Figs. 2, 4 & US 2005/0021931 A1 Par. Nos. [0023] to [0025], [0039], [0042], [0043]; Figs. 4, 5 & GB 2372349 A	1, 14-18 2-13
Y	JP 2004-287883 A (Toshiba Corp.), 14 October, 2004 (14.10.04), Par. Nos. [0029] to [0034]; Figs. 2 to 4 & US 2004/0139441 A1 Par. Nos. [0210] to [0215]; Figs. 35 to 37	2-12
<input checked="" type="checkbox"/> Further documents are listed in the continuation of Box C. <input type="checkbox"/> See patent family annex.		
* Special categories of cited documents: "A" document defining the general state of the art which is not considered to be of particular relevance "E" earlier application or patent but published on or after the international filing date "L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified) "O" document referring to an oral disclosure, use, exhibition or other means "P" document published prior to the international filing date but later than the priority date claimed "T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention "X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone "Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art "&" document member of the same patent family		
Date of the actual completion of the international search 25 July, 2006 (25.07.06)		Date of mailing of the international search report 01 August, 2006 (01.08.06)
Name and mailing address of the ISA/ Japanese Patent Office		Authorized officer
Facsimile No.		Telephone No.

## INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2006/311022

C (Continuation). DOCUMENTS CONSIDERED TO BE RELEVANT		
Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
Y	JP 2882475 B2 (NEC Corp.), 05 February, 1999 (05.02.99), Par. No. [0003] & US 6389446 B1 Par. No. [0005]	13
A	JP 10-124316 A (Matsushita Electric Industrial Co., Ltd.), 15 May, 1998 (15.05.98), Par. Nos. [0017] to [0025]; Fig. 1 & US 6105127 A & EP 0827071 A2	1, 18

国際調査報告		国際出願番号 PCT/JP2006/311022									
A. 発明の属する分野の分類 (国際特許分類 (IPC)) Int.Cl. G06F9/50(2006.01)i											
B. 調査を行った分野 調査を行った最小限資料 (国際特許分類 (IPC)) Int.Cl. G06F9/50											
最小限資料以外の資料で調査を行った分野に含まれるもの <table border="0"> <tr> <td>日本国実用新案公報</td> <td>1922-1996年</td> </tr> <tr> <td>日本国公開実用新案公報</td> <td>1971-2006年</td> </tr> <tr> <td>日本国実用新案登録公報</td> <td>1996-2006年</td> </tr> <tr> <td>日本国登録実用新案公報</td> <td>1994-2006年</td> </tr> </table>				日本国実用新案公報	1922-1996年	日本国公開実用新案公報	1971-2006年	日本国実用新案登録公報	1996-2006年	日本国登録実用新案公報	1994-2006年
日本国実用新案公報	1922-1996年										
日本国公開実用新案公報	1971-2006年										
日本国実用新案登録公報	1996-2006年										
日本国登録実用新案公報	1994-2006年										
国際調査で使用した電子データベース (データベースの名称、調査に使用した用語)											
C. 関連すると認められる文献											
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求の範囲の番号									
X	JP 2004-532444 A (イマジネーション テクノ ロジーズ リミテッド)	1, 14-18									
Y	2004. 10. 21, 段落 (0014) - (0016), (002 4), (0027), 第2図, 第4図 & US 2005/0021931 A1, 段落 [0023] - [0 025], [0039], [0042], [0043], 第4図, 第5図 & GB 2372349 A	2-13									
Y	JP 2004-287883 A (株式会社東芝)	2-12									
<input checked="" type="checkbox"/> C欄の続きにも文献が列挙されている。		<input type="checkbox"/> パテントファミリーに関する別紙を参照。									
* 引用文献のカテゴリー 「A」特に関連のある文献ではなく、一般的技術水準を示すもの 「E」国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの 「L」優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献 (理由を付す) 「O」口頭による開示、使用、展示等に言及する文献 「P」国際出願日前で、かつ優先権の主張の基礎となる出願		の日の後に公表された文献 「T」国際出願日又は優先日後に公表された文献であって出願と矛盾するものではなく、発明の原理又は理論の理解のために引用するもの 「X」特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの 「Y」特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの 「&」同一パテントファミリー文献									
国際調査を完了した日 25. 07. 2006		国際調査報告の発送日 01. 08. 2006									
国際調査機関の名称及びあて先 日本国特許庁 (ISA/JP) 郵便番号100-8915 東京都千代田区霞が関三丁目4番3号		特許庁審査官 (権限のある職員) 鈴木 修治 電話番号 03-3581-1101 内線 3544	5B 3560								

国際調査報告		国際出願番号 PCT/JP2006/311022
C (続き) . 関連すると認められる文献		
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求の範囲の番号
	2004. 10. 14, 段落 (0029) - (0034), 第2図- 第4図 & US 2004/0139441 A1, 段落 [0210] - [0 215], 第35図-第37図	
Y	JP 2882475 B2 (日本電気株式会社) 1999. 02. 05, 段落 (0003) & US 6389446 B1, 段落 [0005]	13
A	JP 10-124316 A (松下電器産業株式会社) 1998. 05. 15, 段落 (0017) - (0025), 第1図 & US 6105127 A & EP 0827071 A2	1, 18



## フロントページの続き

(81)指定国 AP(BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW), EA(AM, AZ, BY, KG, KZ, MD, RU, TJ, TM), EP(AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR), OA(BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG), AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, LY, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW

(注)この公表は、国際事務局(WIPO)により国際公開された公報を基に作成したものである。なおこの公表に係る日本語特許出願(日本語実用新案登録出願)の国際公開の効果は、特許法第184条の10第1項(実用新案法第48条の13第2項)により生ずるものであり、本掲載とは関係ありません。