

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2011-40679  
(P2011-40679A)

(43) 公開日 平成23年2月24日(2011.2.24)

(51) Int.Cl. F I テーマコード(参考)  
HO 1 L 29/82 (2006.01) HO 1 L 29/82 Z 5 F 0 9 2

審査請求 未請求 請求項の数 8 O L (全 14 頁)

<p>(21) 出願番号 特願2009-189211 (P2009-189211) (22) 出願日 平成21年8月18日 (2009.8.18)</p> <p>特許法第30条第1項適用申請有り 研究集会名 14 ▲th▼ International Conference On Narrow Gap Semiconductors and Systems 主催者名 国立大学法人東北大学 開催日 平成21年7月14日</p>	<p>(71) 出願人 503360115 独立行政法人科学技術振興機構 埼玉県川口市本町四丁目1番8号</p> <p>(74) 代理人 100087480 弁理士 片山 修平</p> <p>(74) 代理人 100137615 弁理士 横山 照夫</p> <p>(72) 発明者 好田 誠 宮城県仙台市青葉区米ヶ袋3-4-13-201</p> <p>(72) 発明者 新田 淳作 宮城県仙台市青葉区大手町2-25-1506</p> <p>Fターム(参考) 5F092 AC24 AD06 BD15 BD23 BE21 BE24</p>
--	--


(54) 【発明の名称】 半導体積層構造

(57) 【要約】

【課題】 スピン軌道相互作用を増大させること。

【解決手段】 本発明は、第1半導体層12と、第1半導体層12上に設けられ、第1半導体層12よりバンドギャップの小さい第2半導体層14と、第2半導体層14上に設けられ、第2半導体層14より大きなバンドギャップを有する第3半導体層16と、第1半導体層12と第2半導体層14との間に形成され、スピン軌道相互作用に起因した有効磁場が生じる第1界面32と、第2半導体層14と第3半導体層16との間に形成された第2界面34と、を具備し、第1界面32の伝導帯の不連続エネルギーは第1界面32の価電子帯の不連続エネルギーより小さい半導体積層構造である。

【選択図】 図8



## 【特許請求の範囲】

## 【請求項 1】

第 1 半導体層と、

前記第 1 半導体層上に設けられ、前記第 1 半導体層よりバンドギャップの小さい第 2 半導体層と、

前記第 2 半導体層上に設けられ、前記第 2 半導体層より大きなバンドギャップを有する第 3 半導体層と、

前記第 1 半導体層と前記第 2 半導体層との間に形成され、スピン軌道相互作用に起因した有効磁場が生じる第 1 界面と、

前記第 2 半導体層と前記第 3 半導体層との間に形成された第 2 界面と、  
を具備し、

前記第 1 界面の伝導帯の不連続エネルギーは前記第 1 界面の価電子帯の不連続エネルギーより小さい半導体積層構造。

## 【請求項 2】

前記第 2 界面の伝導帯の不連続エネルギーは前記第 1 界面の伝導帯の不連続エネルギーより大きく、

前記第 2 界面の価電子帯の不連続エネルギーは前記第 1 界面の価電子帯の不連続エネルギーより小さい請求項 1 記載の半導体積層構造。

## 【請求項 3】

前記第 1 半導体層から前記第 3 半導体層を挟み、前記第 1 界面にスピン偏極した電子を閉じ込める 2 つの障壁層を具備する請求項 1 または 2 記載の半導体積層構造。

## 【請求項 4】

前記 2 つの障壁層の伝導帯のエネルギーは前記第 1 半導体層、前記第 2 半導体層および第 3 半導体層の伝導帯のエネルギーより大きい請求項 2 記載の半導体積層構造。

## 【請求項 5】

前記第 1 半導体層は InGaAsP 層であり、前記第 2 半導体層は InGaAs 層であり、前記第 3 半導体層は InGaAlAs である請求項 1 から 4 のいずれか一項記載の半導体積層構造。

## 【請求項 6】

前記第 1 半導体層は InGaAsP 層であり、前記第 2 半導体層は InGaAs 層であり、前記第 3 半導体層は InGaAlAs であり、前記 2 つの障壁層は InAlAs である請求項 1 から 4 のいずれか一項記載の半導体積層構造。

## 【請求項 7】

前記第 1 半導体層は  $(\text{In}_{0.53}\text{Ga}_{0.47}\text{As})_x(\text{InP})_{(1-x)}$  であり、前記第 3 半導体層は  $(\text{In}_{0.52}\text{Al}_{0.48}\text{As})_y(\text{In}_{0.53}\text{Ga}_{0.47}\text{As})_{(1-y)}$  である請求項 5 または 6 記載の半導体積層構造。

## 【請求項 8】

前記 InGaAs 層の In 組成比は 0.53 以上である請求項 5 から 7 のいずれか一項記載の半導体積層構造。

## 【発明の詳細な説明】

## 【技術分野】

## 【0001】

本発明は、半導体積層構造に関し、特に、スピン軌道相互作用をスピン偏極した電子に及ぼす半導体積層構造に関する。

## 【背景技術】

## 【0002】

スピンを用いたスピンエレクトロニクスはその実用化が期待されている。スピンエレクトロニクスの分野において、例えば非特許文献 1 では、スピン軌道相互作用に起因する有効磁場を活用したスピン電界効果トランジスタが提案されている。また、例えば非特許文献 2 では、スピン軌道相互作用を用いスピン偏極した電子を選別するスピントラップが提

10

20

30

40

50

案されている。スピン軌道相互作用を増大させる方法として、非特許文献3には、InGaAsとInAsとの界面におけるスピン軌道相互作用を用いることが記載されている。非特許文献4には、InPとInGaAsとの界面におけるスピン軌道相互作用を用いることが記載されている。

【先行技術文献】

【非特許文献】

【0003】

【非特許文献1】APPL. Phys. Lett. 56, pp665-667 (1990)

【非特許文献2】Phys. Rev. B 72, 041308(R) (2005)

【非特許文献3】Phys. Rev. Lett. Vol. 84, No. 26 pp6074-6077 (2000)

10

【非特許文献4】Phys. Rev. B 71, 045328 (2005)

【発明の概要】

【発明が解決しようとする課題】

【0004】

しかしながら、非特許文献3および非特許文献4では、半導体界面における伝導帯の不連続エネルギーおよび価電子帯の不連続エネルギーが十分考慮されていない。よって、十分なスピン軌道相互作用が得られていない。

【0005】

本発明は、上記課題に鑑みなされたものであり、スピン軌道相互作用を増大させることが可能な半導体積層構造を提供することを目的とする。

20

【課題を解決するための手段】

【0006】

本発明は、第1半導体層と、前記第1半導体層上に設けられ、前記第1半導体層よりバンドギャップの小さい第2半導体層と、前記第2半導体層上に設けられ、前記第2半導体層より大きなバンドギャップを有する第3半導体層と、前記第1半導体層と前記第2半導体層との間に形成され、スピン軌道相互作用に起因した有効磁場が生じる第1界面と、前記第2半導体層と前記第3半導体層との間に形成された第2界面と、を具備し、前記第1界面の伝導帯の不連続エネルギーは前記第1界面の価電子帯の不連続エネルギーより小さい半導体積層構造である。本発明によれば、第1界面の電子分布を大きくし、スピン軌道相互作用を増大させることができる。

30

【0007】

上記構成において、前記第2界面の伝導帯の不連続エネルギーは前記第1界面の伝導帯の不連続エネルギーより大きく、前記第2界面の価電子帯の不連続エネルギーは前記第1界面の価電子帯の不連続エネルギーより小さい構成とすることができる。この構成によれば、第1界面の電子分布を大きくし、かつ第2界面におけるスピン軌道相互作用を弱くすることができる。

【0008】

上記構成において、前記第1半導体層から前記第3半導体層を挟み、前記第1界面にスピン偏極した電子を閉じ込める2つの障壁層を具備する構成とすることができる。この構成によれば、電子を第1界面付近に閉じ込めることができる。

40

【0009】

上記構成において、前記2つの障壁層の伝導帯のエネルギーは前記第1半導体層、前記第2半導体層および第3半導体層の伝導帯のエネルギーより大きい構成とすることができる。この構成によれば、電子をより第1界面付近に閉じ込めることができる。

【0010】

上記構成において、前記第1半導体層はInGaAsP層であり、前記第2半導体層はInGaAs層であり、前記第3半導体層はInGaAlAsである構成とすることができる。この構成によれば、第1半導体層と第2半導体層と第3半導体層とを格子整合に近い状態にすることができる。

【0011】

50

上記構成において、前記第1半導体層はInGaAsP層であり、前記第2半導体層はInGaAs層であり、前記第3半導体層はInGaAlAsであり、前記2つの障壁層はInAlAsである構成とすることができる。この構成によれば、第1半導体層と第2半導体層と第3半導体層と障壁層とを格子整合に近い状態にすることができる。

【0012】

上記構成において、前記第1半導体層は $(\text{In}_{0.53}\text{Ga}_{0.47}\text{As})_x(\text{InP})_{(1-x)}$ であり、前記第3半導体層は $(\text{In}_{0.52}\text{Al}_{0.48}\text{As})_y(\text{In}_{0.53}\text{Ga}_{0.47}\text{As})_{(1-y)}$ である構成とすることができる。この構成によれば、第1半導体層と第3半導体層とをInPに格子整合させることができる。

【0013】

上記構成において、前記InGaAs層のIn組成比は0.53以上である構成とすることができる。この構成によれば、スピン軌道相互作用を増大させることができる。

【発明の効果】

【0014】

本発明によれば、第1界面の電子分布を大きくし、スピン軌道相互作用を増大させることができる。

【図面の簡単な説明】

【0015】

【図1】図1は、スピンフィルタ素子の上面模式図である。

【図2】図2は、図1のA-A断面模式図である。

【図3】図3(a)は、図2の上方向(Z方向)の距離に対するバンドエネルギーを示す模式図である。図3(b)は、Z方向の距離に対する電子分布を示す模式図である。

【図4】図4(a)および図4(b)は、ゲート電極に電圧を印加した場合の、バンドエネルギーと電子分布を示す図である。

【図5】図5(a)および図5(b)は、比較例1に係る半導体積層構造のバンドエネルギーおよび電子分布を示す図である。

【図6】図6(a)および図6(b)は、比較例2に係る半導体積層構造のバンドエネルギーおよび電子分布を示す図である。

【図7】図7(a)および図7(b)は、比較例3に係る半導体積層構造のバンドエネルギーおよび電子分布を示す図である。

【図8】図8(a)および図8(b)は、実施例1に係る半導体積層構造のバンドエネルギーおよび電子分布を示す図である。

【図9】図9は、実施例2に係る半導体積層構造を示す図である。

【図10】図10は、実施例2に係る半導体積層構造のバンドエネルギー $(E - E_F)$ および規格化した電子の波動関数の大きさ $|\psi|$ を距離に対しシミュレーションした結果を示した図である。

【図11】図11は、スピン軌道相互作用の強さを示すパラメータ $\alpha$ をキャリア密度に対しシミュレーションした結果である。

【図12】図12は、比較例4に係る半導体積層構造を示す図である。

【図13】図13は、比較例4に係る半導体積層構造のバンドエネルギー $(E - E_F)$ および規格化した電子の波動関数の大きさ $|\psi|^2$ を距離に対しシミュレーションした結果を示した図である。

【図14】図14は、スピン軌道相互作用の強さを示すパラメータ $\alpha$ をキャリア密度に対しシミュレーションした結果である。

【図15】図15は、比較例5に係る半導体積層構造を示す図である。

【図16】図16は、実施例2と比較例5に係る半導体積層構造のスピン軌道相互作用の強さを示すパラメータ $\alpha$ をキャリア密度に対しシミュレーションした結果である。

【図17】図17は、実施例3に係る積層構造を示す図である。

【図18】図18(a)から図18(c)は、それぞれ、実施例2、サンプルAおよびサンプルBにおけるキャリア濃度に対するパラメータ $\alpha$ のシミュレーション結果を示した図で

10

20

30

40

50

ある。

【発明を実施するための形態】

【0016】

以下、本発明の実施例を図面を参照に説明する。

【実施例1】

【0017】

まず、実施例1から実施例3に係る半導体積層構造が用いられる例として、スピントラップ素子を説明する。図1はスピントラップ素子100の上面模式図である。電子90および92が伝導する伝導路96の両側に電極80および82が設けられている。電子90は下向きにスピン偏極した電子である。電子92は上向きにスピン偏極した電子である。電極80と82とを用い、電子90および92の伝導方向に交差する方向（好ましくは垂直方向）に電界を印加する。スピン偏極した電子90および92はスピン軌道相互作用に起因した有効磁場の空間勾配により逆方向の力を受ける。スピン軌道相互作用に起因した有効磁場は、電子が走行することにより受ける磁場である。これにより、上向きにスピン偏極した電子92と下向きにスピン偏極した電子90とは異なる方向に伝導する。よって、伝導路98を分離することにより、上向きにスピン偏極した電子92と下向きにスピン偏極した電子90とを選別することができる。

10

【0018】

図2は、図1のA-A断面模式図である。基板18に半導体積層構造10が形成されている。半導体積層構造10は障壁層22および24と、障壁層22および24に挟まれた井戸層20と、を備えている。半導体積層構造10は凸部状に設けられており、両側の側面に電極80および82が設けられている。電極80および82は、井戸層20、障壁層24の積層面方向に電界を印加する。障壁層24上にはゲート電極84が形成されている。

20

【0019】

スピン軌道相互作用として、例えばラッシュバースピン軌道相互作用を用いることができる。ラッシュバースピン軌道相互作用に起因した有効磁場は、半導体積層構造10内の電界強度（特に価電子帯の電界強度）に依存する。このため、ゲート電極84に電圧を印加することにより、半導体積層構造10の縦方向の電界を変化させることができ、スピン軌道相互作用の大きさを変化させることができる。さらに、電極80および82との間に電圧を印加することにより、上述のように、スピン偏極した電子を選別することができる。ラッシュバースピン軌道相互作用を用いるため、半導体積層構造10を構成する半導体は、閃亜鉛鉱型結晶構造を有することが好ましい。また、半導体積層構造10を構成する半導体は、3族と5族の化合物半導体であることが好ましい。また、半導体積層構造10を構成する半導体として、2族と6族の化合物半導体を用いることもできる。ラッシュバースピン軌道相互作用を用いる場合、半導体積層構造は(001)面に積層され、スピン偏極した電子は[110]方向または[100]方向に走行することが好ましい。例えば半導体積層構造は(110)面に積層され、スピン偏極した電子は[001]方向または[1-10]方向に走行してもよい。また、これらの面および方向は、等価な面および方向を含む。これにより、ラッシュバースピン軌道相互作用に起因した有効磁場により、スピン偏極した電子を歳差運動させることができる。

30

40

【0020】

図3(a)は、図2の上方向(Z方向)の距離に対するバンドエネルギーを示す模式図である。図3(b)は、Z方向の距離に対する電子分布を示す模式図である。伝導帯底のエネルギー $E_c$ (以下、伝導帯のエネルギーともいう)と価電子帯トップのエネルギー $E_v$ (以下、価電子帯のエネルギーともいう)を示している。井戸層20のバンドギャップは障壁層22および24より小さい。このため、電子は井戸層20内に分布する。

【0021】

図4(a)および図4(b)は、ゲート電極84に電圧を印加した場合の、バンドエネルギーと電子分布を示す図である。図4(a)のように、ゲート電極84に電圧を印加する

50

ことにより、電界が生じ、スピン軌道相互作用に起因した有効磁場は大きくなる。領域 5 8 のような価電子帯が連続的に変化する領域より、領域 5 6 のように価電子帯が大きく変化する界面の方がスピン軌道相互作用に起因した有効磁場は大きくなる。しかしながら、図 4 ( b ) のように、障壁層 2 2 と井戸層 2 0 との界面における電子分布 6 8 は小さいため、スピン軌道相互作用に起因した有効磁場を受ける電子は少ない。

#### 【 0 0 2 2 】

電子の受けるスピン軌道相互作用を増大させるためには、スピン軌道相互作用に起因した有効磁場が大きな領域の電子の存在確率を大きくすることが求められる。そこで、井戸層 2 0 内に第 1 半導体層と第 2 半導体層とを設ける。第 2 半導体層は第 1 半導体層上に設けられ、第 1 半導体層よりバンドギャップが小さい。これにより、第 1 半導体層と第 2 半導体層との間に形成された第 1 界面においてスピン軌道相互作用に起因した有効磁場が生じる。よって、強いスピン軌道相互作用を生成することができる。

10

#### 【 0 0 2 3 】

図 5 ( a ) および図 5 ( b ) は、比較例 1 に係る半導体積層構造のバンドエネルギーおよび電子分布を示す図である。図 5 ( a ) を参照し、井戸層 2 0 を第 1 半導体層 1 2 と第 1 半導体層 1 2 よりバンドギャップが小さい第 2 半導体層 1 4 とで形成する。第 1 半導体層 1 2 と第 2 半導体層とは第 1 界面 3 2 を形成する。比較例 1 では、第 1 界面 3 2 における伝導帯の不連続エネルギー  $E_{c1}$  は、第 1 界面 3 2 における価電子帯の不連続エネルギー  $E_{v1}$  より大きい ( $E_{c1} > E_{v1}$ )。例えば、非特許文献 3 のように、第 1 半導体層 1 2 として  $In_{0.75}Ga_{0.25}As$  を、第 2 半導体層 1 4 として  $InAs$  を用いる。この場合、 $E_{c1}$  は  $0.0914 eV$ 、 $E_{v1}$  は  $0.08164 eV$  である。

20

#### 【 0 0 2 4 】

図 5 ( b ) を参照し、第 1 半導体層 1 2 と第 2 半導体層 1 4 を挟む障壁層 2 2 および 2 4 により第 1 界面 3 2 にスピン偏極した電子を閉じ込めることができる。しかし、比較例 1 では、 $E_{c1}$  が大きいため、第 1 界面 3 2 における電子分布 6 0 を大きくすることが難しい。かつ、第 1 界面 3 2 の  $E_{v1}$  が小さいため、第 1 界面 3 2 におけるスピン軌道相互作用に起因した有効磁場が弱い。これらのため、電子に寄与するスピン軌道相互作用は小さい。

#### 【 0 0 2 5 】

図 6 ( a ) および図 6 ( b ) は、比較例 2 に係る半導体積層構造のバンドエネルギーおよび電子分布を示す図である。図 6 ( a ) を参照し、比較例 2 では、例えば、非特許文献 4 のように、第 1 半導体層 1 2 として  $InP$  を、第 2 半導体層 1 4 として  $In_{0.53}Ga_{0.47}As$  を用いる。この場合、 $E_{c1}$  は  $0.221 eV$ 、 $E_{v1}$  は  $0.406 eV$  である。 $E_{v1}$  が大きいため、第 1 界面 3 2 におけるスピン軌道相互作用に起因した有効磁場を強くすることができる。

30

#### 【 0 0 2 6 】

図 6 ( b ) を参照し、しかしながら、 $E_{c1}$  も大きいため、第 1 界面 3 2 における電子分布 6 0 を大きくすることが難しい。よって、スピン軌道相互作用に起因した有効磁場の影響を受けるスピン偏極した電子は少ない。

#### 【 0 0 2 7 】

図 7 ( a ) および図 7 ( b ) は、比較例 3 に係る半導体積層構造のバンドエネルギーおよび電子分布を示す図である。図 7 ( a ) を参照し、比較例 3 では、 $E_{c1}$  を  $E_{v1}$  より小さくする。さらに  $E_{v1}$  を大きくする。例えば、第 1 半導体層 1 2 として ( $In_{0.53}Ga_{0.47}As$ )<sub>0.41</sub> ( $InP$ )<sub>0.59</sub> を用いる。第 2 半導体層 1 4 として  $In_{0.53}Ga_{0.47}As$  を用いる。この場合、 $E_{c1}$  は  $0.2068 eV$ 、 $E_{v1}$  は  $0.333 eV$  である。 $E_{v1}$  が大きいため、第 1 界面 3 2 におけるスピン軌道相互作用に起因した有効磁場を強くすることができる。

40

#### 【 0 0 2 8 】

図 7 ( b ) を参照し、 $E_{c1}$  が小さいため、第 1 界面 3 2 における電子分布 6 0 を大きくすることができる。よって、スピン軌道相互作用に起因した有効磁場の影響を受ける

50

スピン電極した電子密度を大きくすることができる。

【0029】

このように、第1半導体層12と第2半導体層14との少なくとも一方を4元以上の化合物半導体層を用い形成する。これにより、 $E_{c1}$ と $E_{v1}$ とを任意に設定することができる。よって、 $E_{c1}$ を $E_{v1}$ より小さくし、 $E_{v1}$ を大きくすることができる。これにより、第1界面32におけるスピン軌道相互作用に起因した有効磁場を大きくすることができ、かつ第1界面32における電子分布を大きくすることができる。

【0030】

障壁層22の伝導帯のエネルギー $E_c$ を第1半導体層12の伝導帯のエネルギー $E_c$ より高くする。また、障壁層22の伝導帯のエネルギー $E_c$ を第2半導体層14の伝導帯のエネルギー $E_c$ より高くする。つまり、2つの障壁層22および24の伝導帯のエネルギー $E_c$ を第1半導体層12および第2半導体層14の伝導帯のエネルギー $E_c$ より高くする。例えば、障壁層22および24のバンドギャップエネルギーを第1半導体層12および第2半導体層14のバンドギャップエネルギーより大きくする。これにより、電子をより井戸層20に閉じ込めることができ、第1界面32付近により電子を閉じ込めることができる。

10

【0031】

第1半導体層12としてInGaAsPを用い、第2半導体層14としてInGaAsを用いることができる。これにより、第1半導体層12と第2半導体層14とを格子整合に近い状態にすることができる。また、障壁層22および24の少なくとも一方にInAlAsを用いることができる。これにより、障壁層22および24と第1半導体層12と第2半導体層14とを格子整合に近い状態にすることができる。

20

【0032】

特に、 $In_{0.53}Ga_{0.47}As$ はInPと格子整合している。よって、 $(In_{0.53}Ga_{0.47}As)_x(InP)_{(1-x)}$ の $x$ を $0 < x < 1$ の範囲で任意に設定することにより、第1半導体層12をInPに格子整合させた状態で、 $E_{c1}$ および $E_{v1}$ を任意に設定することができる。第2半導体層14としては、InPに格子整合した $In_{0.53}Ga_{0.47}As$ を用いることが好ましい。しかしながら、スピン軌道相互作用を大きくするためにはバンドギャップが小さいことが好ましい。よって、よりInの組成比が大きいInGaAsを用いることができる。障壁層22および24の少なくとも一方としては、InPに格子整合した $In_{0.52}Al_{0.48}As$ を用いることが好ましい。

30

【0033】

第1半導体層12として4元以上の化合物半導体を用いる場合、例えばInGaAsSbを用いることができる。第2半導体層14として4元以上の化合物半導体を用いる場合、例えばInGaAsSbを用いることができる。このように、第1半導体層12および第2半導体層14の少なくとも一方に4元以上の化合物半導体を用いる場合、例えばGaAs、InAs、AlAs、GaP、InP、AlP、GaSb、InSb、AlSb、GaN、InNおよびAlNを含む化合物半導体を用いることができる。

【0034】

図8(a)および図8(b)は、実施例1に係る半導体積層構造のバンドエネルギーおよび電子分布を示す図である。図8(a)を参照し、実施例1では、第2半導体層14上に第3半導体層16が設けられている。第3半導体層16は第2半導体層より大きなバンドギャップを有する。第2半導体層14と第3半導体層16との間に第2界面34が形成されている。

40

【0035】

図8(b)を参照し、第3半導体層16により、第1界面32における電子分布をさらに増大させることができる。

【0036】

また、障壁層22の伝導帯のエネルギー $E_c$ を第1半導体層12の伝導帯のエネルギー $E_c$ より高くする。また、障壁層22の伝導帯のエネルギー $E_c$ を第3半導体層16の伝導帯の

50

エネルギー  $E_c$  より高くする。つまり、2つの障壁層 22 および 24 の伝導帯のエネルギー  $E_c$  を第1半導体層 12、第2半導体層 14 および第3半導体層 16 の伝導帯のエネルギー  $E_c$  より高くする。例えば、障壁層 22 および 24 のバンドギャップエネルギーを第1半導体層 12、第2半導体層 14 および第3半導体層 16 のバンドギャップエネルギーより大きくする。これにより、電子をより井戸層 20 に閉じ込めることができ、第1界面 32 付近により電子を閉じ込めることができる。

【0037】

さらに、第2界面 34 の伝導帯の不連続エネルギー  $E_{c2}$  を  $E_{c1}$  より大きくする。第2界面 34 の価電子帯の不連続エネルギー  $E_{v2}$  を  $E_{v1}$  より小さくする。 $E_{c2}$  が  $E_{c1}$  より大きいことにより、第1界面 32 の電子分布を大きくすることができる。

10

$E_{v2}$  が  $E_{v1}$  より小さいことにより、第2界面 34 におけるスピン軌道相互作用に起因した有効磁場を弱くすることができる。第2界面 34 に生じるスピン軌道相互作用は第1界面 32 の生じるスピン軌道相互作用と反対となる。このため、第2界面 34 におけるスピン軌道相互作用に起因した有効磁場を弱くすることにより、全体としてのスピン軌道相互作用を大きくすることができる。

【0038】

第3半導体層 16 を4元以上の化合物半導体とすることにより、 $E_{c2}$  および  $E_{v2}$  を自由に設定することができる。第2半導体層 14 として  $InGaAsP$  を用い、第3半導体層 16 として  $InGaAlAs$  を用いることができる。これにより、第2半導体層 14 と第3半導体層 16 とを格子整合に近い状態にすることができる。

20

【0039】

例えば、第1半導体層 12 として  $(In_{0.53}Ga_{0.47}As)_{0.41}(InP)_{0.59}$  を用いる。第2半導体層 14 として  $In_{0.53}Ga_{0.47}As$  を用いる。第3半導体層 16 として  $(In_{0.52}Al_{0.48}As)_{0.3}(In_{0.53}Ga_{0.47}As)_{0.7}$  を用いる。これにより、 $E_{c1}$  を  $0.2068\text{ eV}$ 、 $E_{v1}$  を  $0.333\text{ eV}$ 、 $E_{c2}$  を  $0.499\text{ eV}$ 、 $E_{v2}$  を  $0.1353\text{ eV}$  とすることができる。 $In_{0.52}Al_{0.48}As$  および  $In_{0.53}Ga_{0.47}As$  は  $InP$  と格子整合している。よって、 $(In_{0.52}Al_{0.48}As)_Y(In_{0.53}Ga_{0.47}As)_{(1-Y)}$  の  $Y$  を  $0 < Y < 1$  の範囲で任意に設定することにより、第3半導体層 16 を  $InP$  に格子整合させた状態で、 $E_{c2}$  および  $E_{v2}$  を任意に設定することができる。第3半導体層 16 として4元以上の化合物半導体を用いる場合、例えば  $InGaAsSb$  を用いることができる。このように、第3半導体層 16 に4元以上の化合物半導体を用いる場合、例えば  $GaAs$ 、 $InAs$ 、 $AlAs$ 、 $GaP$ 、 $InP$ 、 $AlP$ 、 $GaSb$ 、 $InSb$ 、 $AlSb$ 、 $GaN$ 、 $InN$  および  $AlN$  を含む化合物半導体を用いることができる。

30

【実施例2】

【0040】

実施例2は、スピン軌道相互作用をシミュレーションした例である。図9は、実施例2に係る半導体積層構造を示す図である。基板 18 から順に、バッファ層 26、障壁層 22、第1半導体層 12、第2半導体層 14、第3半導体層 16 および障壁層 24 が積層されている。基板 18 は半絶縁性  $InP$  基板であり、(001)面を主面としている。バッファ層は、膜厚が  $200\text{ nm}$  でアンドープの  $In_{0.52}Al_{0.48}As$  層と、電子濃度が  $4 \times 10^{18}\text{ cm}^{-3}$  で膜厚が  $6\text{ nm}$  の  $In_{0.52}Al_{0.48}As$  層である。障壁層 22 は、膜厚が  $15\text{ nm}$  でアンドープの  $In_{0.52}Al_{0.48}As$  層である。第1半導体層 12 は膜厚が  $5\text{ nm}$  でアンドープの  $(In_{0.53}Ga_{0.47}As)_{0.41}(InP)_{0.59}$  層である。第2半導体層 14 は、膜厚が  $10\text{ nm}$  でアンドープの  $In_{0.53}Al_{0.47}As$  層である。第3半導体層 16 は、膜厚が  $3\text{ nm}$  でアンドープの  $(In_{0.52}Al_{0.48}As)_{0.3}(In_{0.53}Ga_{0.47}As)_{0.7}$  層である。障壁層 24 は、膜厚が  $25\text{ nm}$  でアンドープの  $In_{0.52}Al_{0.48}As$  層である。 $In_{0.53}Al_{0.47}As$  層および  $In_{0.53}Ga_{0.47}As$  層は、 $In$

40

50



Pと格子整合するため、実施例2の半導体積層構造は、格子歪の少ない構造となる。

【0041】

図10は、実施例2に係る半導体積層構造のバンドエネルギー( $E - E_F$ )および規格化した電子の波動関数の規格化した大きさ $|\psi|$ を距離に対しシミュレーションした結果を示した図である。なお $E_F$ はフェルミエネルギーである。 $E_c$ は伝導帯の底のエネルギー、 $E_{vh}$ はヘビーホールの価電子帯のトップのエネルギー、 $E_{vs}$ はスピンスプリットした価電子帯のトップのエネルギーを示している。電子の波動関数が第1半導体層12と第2半導体層14との第1界面32付近にピークを有している。

【0042】

図11は、ラシュバスピン軌道相互作用の強さを示すパラメータ $\alpha$ をキャリア密度に対しシミュレーションした結果である。2次元のキャリア密度は、障壁層24上に形成されたゲート電極に電圧を変化させることにより、変化するキャリア密度を示している。 $F_1 \sim F_3$ はそれぞれ、図10の価電子帯 $E_{vf}$ の連続的な電界変化 $F_1 \sim F_3$ に起因するパラメータ $\alpha$ を示している。 $F$ は $F_1 \sim F_3$ の合計である。 $I_1 \sim I_2$ はそれぞれ、図10の第1界面32および第2界面34の価電子帯 $E_{vf}$ の不連続 $I_1$ および $I_2$ に起因するパラメータ $\alpha$ を示している。 $I$ は $I_1 \sim I_3$ の合計である。 $I$ はほとんどが $I_1$ であり、 $F$ はほとんどが $F_1$ である。このように、スピン軌道相互作用は、ほとんどが、第2半導体層14の電界変化と、第1界面32の不連続な電界変化に起因する。また、連続的な電界起因の $F$ と不連続な界面起因の $I$ の合計 $t_{total}$ 内では、第1界面32に起因する $I$ が大きい。

【0043】

図12は、比較例4に係る半導体積層構造を示す図である。井戸層20が、井戸層28および29からなる。井戸層28は、膜厚が10nmのアンドープの $In_{0.53}Ga_{0.47}As$ 層であり、井戸層29は、膜厚が2.5nmのアンドープの $InP$ 層である。その他の構造は実施例2と同じである。

【0044】

図13は、比較例4に係る半導体積層構造のバンドエネルギー( $E - E_F$ )および規格化した電子の波動関数の大きさ $|\psi|^2$ を距離に対しシミュレーションした結果を示した図である。障壁層22と井戸層28との界面36の電子分布は図10の第1界面32に比べ大きくない。

【0045】

図14は、スピン軌道相互作用の強さを示すパラメータ $\alpha$ をキャリア密度に対しシミュレーションした結果である。 $F_4$ は図13に示した井戸層28の連続的な電界変化 $F_4$ に起因する $\alpha$ である。 $I_3$ および $I_4$ は、それぞれ図13に示した界面36および38の電界の不連続 $I_3$ および $I_4$ に起因した $\alpha$ である。界面36での電子分布が小さいため、全体の $t_{total}$ はほとんどが $F_4$ に起因している。このため、 $t_{total}$ は小さい。さらに、実施例2では、図11のように、キャリア密度を変化させることにより $t_{total}$ を $-4 \times 10^{-12} \text{ eV m}$ から $-9 \times 10^{-12} \text{ eV m}$ まで変化させることができる。一方、比較例4では、図14のように、キャリア密度を変化させても $t_{total}$ を $-1 \times 10^{-12} \text{ eV m}$ から $-5 \times 10^{-12} \text{ eV m}$ までしか変化させることができない。

【0046】

以上のように、実施例2は、比較例4に比べ第1界面32における電子分布を大きくできるため、第1界面32におけるパラメータ $I_1$ を大きくすることができる。これにより、全体としてのパラメータ $t_{total}$ を大きくすることができる。

【0047】

図15は、比較例5に係る半導体積層構造を示す図である。実施例2の図9と比較し、第1半導体層12aを $InP$ としている。その他の構造は実施例2と同じである。図16は、実施例2と比較例5に係る半導体積層構造のスピン軌道相互作用の強さを示すパラメータ $\alpha$ をキャリア密度に対しシミュレーションした結果である。図16のように、実施例

10

20

30

40

50

2は比較例5に比べを大きくすることができる。これは、実施例2では第1半導体層12を4元化合物半導体としたため、 $E_{v1}$ を大きくしたまま、 $E_{c1}$ を小さくできたためである。これにより、第1界面32における電子分布を大きくすることができる。

【実施例3】

【0048】

実施例3は、第2半導体層のIn組成比を高くした例である。図17は、実施例3に係る半導体積層構造を示す図である。実施例3においては、第2半導体層14を $In_{0.8}Ga_{0.2}As$ 層としている。サンプルAでは、第2半導体層14の膜厚は10nmであり、サンプルBでは、5nmである。その他の構造は実施例2と同じである。

【0049】

図18(a)から図18(c)は、それぞれ、実施例2、実施例3のサンプルAおよびサンプルBにおけるキャリア濃度に対するのシミュレーション結果を示した図である。第2半導体層14の電界変化に起因した $F_2$ 、第1界面32での電界の不連続に起因した $I_1$ および第2界面34での電界の不連続に起因した $I_2$ を示している。

【0050】

図18(a)と図18(b)との比較から、第2半導体層14のIn組成を大きくすることにより、 $F_2$ および $I_1$ を増大させることができる。よって、 $t_{total}$ を増大させることができる。これは、In組成比を大きくすることによりバンドギャップエネルギーが小さくなりスピン軌道相互作用が大きくなるためと考えられる。

【0051】

図18(b)と図18(c)との比較から、第2半導体層14の膜厚を小さくすると、 $F_2$ は小さくなるが $I_1$ が大きくなる。これにより、 $t_{total}$ はサンプルAとサンプルBとで同程度とすることができる。

【0052】

以上より、第2半導体層14を $InGaAs$ 層とする場合、In組成比はInPと格子整合する0.53以上が好ましい。とくに、0.6以上が好ましく、0.8以下が好ましい。また、第2半導体層14の膜厚は5nm以上10nm以下が好ましい。

【0053】

実施例1から実施例3を用いる例としてスピンフィルタ素子について説明したが、その他のスピン軌道相互作用を用いたデバイスに実施例1から実施例3の半導体積層構造を用いることもできる。例えば、非特許文献1に示した電界効果トランジスタに実施例1から実施例3の半導体積層構造を用いることもできる。

【0054】

以上、発明の好ましい実施例について詳述したが、本発明に係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。

【符号の説明】

【0055】

10	井戸層
12	第1半導体層
14	第2半導体層
16	第3半導体層
22、24	障壁層
32	第1界面
34	第2界面


10

20


30

40


【 図 1 】




【 図 2 】




【 図 3 】




【 図 4 】




【 図 5 】




【 図 6 】



【 図 7 】




【 図 8 】




【 図 9 】

層名	材料	膜厚 (nm)
障壁層 24	$\text{In}_{0.52}\text{Al}_{0.48}\text{As}$	25
第 3 半導体層 16	$(\text{In}_{0.52}\text{Al}_{0.48}\text{As})_{0.3}(\text{In}_{0.52}\text{Ga}_{0.48}\text{As})_{0.7}$	3
第 2 半導体層 14	$\text{In}_{0.52}\text{Ga}_{0.48}\text{As}$	10
第 1 半導体層 12	$(\text{In}_{0.52}\text{Ga}_{0.48}\text{As})_{0.4}(\text{InP})_{0.59}$	5
障壁層 22	$\text{In}_{0.52}\text{Al}_{0.48}\text{As}$	15
バッファ層 26	$n\text{-In}_{0.52}\text{Al}_{0.48}\text{As}$ ( $N_D=4 \times 10^{19}\text{cm}^{-3}$ )	6
	$\text{In}_{0.52}\text{Al}_{0.48}\text{As}$	200
基板 10	InP	-


【 図 10 】



【 図 13 】




【 図 11 】



【 図 12 】

層名	材料	膜厚 (nm)
障壁層 24	$\text{In}_{0.52}\text{Al}_{0.48}\text{As}$	25
井戸層 29	InP	2.5
井戸層 28	$\text{In}_{0.52}\text{Ga}_{0.48}\text{As}$	10
障壁層 22	$\text{In}_{0.52}\text{Al}_{0.48}\text{As}$	15
バッファ層 26	$n\text{-In}_{0.52}\text{Al}_{0.48}\text{As}$ ( $N_D=4 \times 10^{19}\text{cm}^{-3}$ )	6
	$\text{In}_{0.52}\text{Al}_{0.48}\text{As}$	200
基板 10	InP	-


【 図 14 】



【 図 15 】

層名	材料	膜厚 (nm)
障壁層 24	$\text{In}_{0.52}\text{Al}_{0.48}\text{As}$	25
第 3 半導体層 16	$(\text{In}_{0.52}\text{Al}_{0.48}\text{As})_{0.3}(\text{In}_{0.52}\text{Ga}_{0.48}\text{As})_{0.7}$	3
第 2 半導体層 14a	$\text{In}_{0.52}\text{Ga}_{0.48}\text{As}$	10
第 1 半導体層 12a	InP	5
障壁層 22	$\text{In}_{0.52}\text{Al}_{0.48}\text{As}$	15
バッファ層 26	$n\text{-In}_{0.52}\text{Al}_{0.48}\text{As}$ ( $N_D=4 \times 10^{19}\text{cm}^{-3}$ )	6
	$\text{In}_{0.52}\text{Al}_{0.48}\text{As}$	200
基板 10	InP	-

【図16】



【図17】

層名	材料	サンプルA	サンプルB
		膜厚 (nm)	膜厚 (nm)
障壁層 24	$\text{In}_{0.52}\text{Al}_{0.48}\text{As}$	25	25
第3半導体層 16	$(\text{In}_{0.52}\text{Al}_{0.48}\text{As})_{0.2}(\text{In}_{0.52}\text{Ga}_{0.48}\text{As})_{0.7}$	3	3
第2半導体層 14	$\text{In}_{0.5}\text{Ga}_{0.5}\text{As}$	10	5
第1半導体層 12	$(\text{In}_{0.52}\text{Ga}_{0.48}\text{As})_{0.4}(\text{InP})_{0.59}$	5	5
障壁層 22	$\text{In}_{0.52}\text{Al}_{0.48}\text{As}$	15	15
バッファ層 26	$n\text{-In}_{0.52}\text{Al}_{0.48}\text{As}$ ( $N_D = 4 \times 10^{19} \text{cm}^{-3}$ )	6	6
	$\text{In}_{0.52}\text{Al}_{0.48}\text{As}$	200	200
基板 10	InP	-	-

【図18】

