

(19) 日本国特許庁(JP)

(12) 特 許 公 報(B2)

(11) 特許番号

特許第6344894号
(P6344894)

(45) 発行日 平成30年6月20日(2018.6.20)

(24) 登録日 平成30年6月1日(2018.6.1)

(51) Int.Cl.		F I			
HO 1 F 37/00	(2006.01)	HO 1 F 37/00		A	
HO 5 K 1/16	(2006.01)	HO 5 K 1/16		B	
HO 1 F 17/00	(2006.01)	HO 1 F 37/00		D	
HO 1 F 27/28	(2006.01)	HO 1 F 37/00		N	
		HO 1 F 17/00		B	

請求項の数 5 (全 11 頁) 最終頁に続く

(21) 出願番号	特願2013-180326 (P2013-180326)	(73) 特許権者	504180239
(22) 出願日	平成25年8月30日 (2013.8.30)		国立大学法人信州大学
(65) 公開番号	特開2015-50290 (P2015-50290A)		長野県松本市旭三丁目1番1号
(43) 公開日	平成27年3月16日 (2015.3.16)	(74) 代理人	100099759
審査請求日	平成28年8月18日 (2016.8.18)		弁理士 青木 篤
		(74) 代理人	100092624
			弁理士 鶴田 準一
		(74) 代理人	100114018
			弁理士 南山 知広
		(74) 代理人	100151459
			弁理士 中村 健一
		(72) 発明者	佐藤 敏郎
			長野県長野市若里四丁目17番1号 国立 大学法人信州大学工学部内

最終頁に続く

(54) 【発明の名称】 ハイブリッド磁心装荷パワーインダクタ

(57) 【特許請求の範囲】

【請求項1】

樹脂の中にガラスファイラーが混入したビルドアップ層と、
前記ビルドアップ層上に形成された平坦化膜と、
前記平坦化膜上に形成された第1の磁性層と、
前記第1の磁性層上に形成された導電パターンと、
少なくとも前記導電パターンの上面及び側面を覆い、基板に水平な方向の磁気特性と前記基板に垂直な方向の磁気特性とがほぼ等しい第2の磁性層と、
を有することを特徴とするハイブリッド磁心装荷パワーインダクタ。

【請求項2】

前記第2の磁性層は、誘電体と、該誘電体内に分散した磁性微粒子と、を含む、請求項1に記載のハイブリッド磁心装荷パワーインダクタ。

【請求項3】

前記磁性微粒子の径は隣接する導電パターンの間隔よりも小さい、請求項2に記載のハイブリッド磁心装荷パワーインダクタ。

【請求項4】

前記第1の磁性層はZn-Feフェライトである、請求項1乃至3のいずれか一項に記載のハイブリッド磁心装荷パワーインダクタ。

【請求項5】

前記第1の磁性層の上側表面及び下側表面の少なくとも一方は平坦である、請求項1乃至

至 4 のいずれか一項に記載のハイブリッド磁心装荷パワーインダクタ。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、ハイブリッド磁心装荷パワーインダクタに関し、特に基板上に形成された導電パターンを磁性層で覆ったハイブリッド磁心装荷パワーインダクタに関する。

【背景技術】

【0002】

LSI等の電子機器には電源電圧を変換するために多数のDC-DCコンバータが用いられている。特にLSI用のDC-DCコンバータでは、1[A]以上の大電流に対応することが要求されている。しかしながら、配線に大電流を流すと、配線における損失が大きくなるという問題がある。そこで、低損失・高効率なDC-DCコンバータを実現するため、LSIパッケージの内部にDC-DCコンバータを集積化する手法が提案されている。

10

【0003】

DC-DCコンバータの中でも特に重要な電子部品として、パワーインダクタの開発が急務になっている。パッケージ内に集積するために、インダクタの形状として必然的に平面スパイラル構造が採用される。しかし、平面スパイラル構造を採用した場合、インダクタの導電パターンからインダクタの上面および下面に生じるスイッチングによるクロストークノイズが問題になる。さらに、配線の近傍に導体が存在すると誘導現象が生じ、LSIの誤動作が生じるため、配線を磁性体によってシールドする必要がある。そこでノイズ抑制とインダクタンス特性の向上のために、導電パターンの周囲を磁性体で覆う方法が提案されている(例えば、特許文献1)。

20

【先行技術文献】

【特許文献】

【0004】

【特許文献1】特開2012-023275号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

LSIパッケージに内蔵するためのインダクタを実現するためには、LSIの製造プロセスに適合し、かつインダクタ特性の向上に寄与する磁性材料を選択する必要がある。しかしながら、これまでは導電パターンを覆う磁性層の特性が不均一、即ち、基板に水平な方向の磁気特性と基板に垂直な方向の磁気特性が大きく異なっており、良好な磁気特性を得るための適当な磁性材料は存在しなかった。

30

【課題を解決するための手段】

【0006】

本発明の実施例に係るハイブリッド磁心装荷パワーインダクタは、基板と、基板上に形成された第1の磁性層と、第1の磁性層上に形成された導電パターンと、少なくとも導電パターンの上面及び側面を覆い、基板に水平な方向の磁気特性と基板に垂直な方向の磁気特性とがほぼ等しい第2の磁性層と、を有することを特徴とする。

40

【0007】

本発明の他の実施例に係るハイブリッド磁心装荷パワーインダクタにおいて、第2の磁性層は、誘電体と、誘電体内に分散した磁性微粒子と、を含むことが好ましい。

【0008】

本発明のさらに他の実施例に係るハイブリッド磁心装荷パワーインダクタにおいて、磁性微粒子の径は隣接する導電パターンの間隔よりも小さいことが好ましい。

【0009】

本発明のさらに他の実施例に係るハイブリッド磁心装荷パワーインダクタにおいて、第1の磁性層はZn-Feフェライトであることが好ましい。

50

【 0 0 1 0 】

本発明のさらに他の実施例に係るハイブリッド磁心装荷パワーインダクタにおいて、第1の磁性層の上側表面及び下側表面の少なくとも一方は平坦であることが好ましい。

【 発明の効果 】

【 0 0 1 1 】

基板に水平な方向の磁気特性と基板に垂直な方向の磁気特性とがほぼ等しい磁性層を用いて導電パターンの上表面及び側面を覆うことによって、高周波領域における特性が優れたハイブリッド磁心装荷パワーインダクタを得ることができる。

【 0 0 1 2 】

本発明のハイブリッド磁心装荷パワーインダクタを用いて、L S I内蔵型D C - D Cコンバータに用いるパワーインダクタを構成することにより、L S Iの更なる低電力化、小型化が実現でき、学術的・工業的進展に寄与できる。また、本発明のハイブリッド磁心装荷パワーインダクタを利用して、L S I内基板のインターポーザ上にパワーインダクタを構成することにより、上部磁性層(第2の磁性層)を複合材料で形成し、下部磁性層(第1の磁性層)をZ n - F eフェライトで形成したハイブリッド磁心が得られ、クロストークノイズの抑制およびインダクタ自身のインダクタンスおよびQ値の向上が見込まれ、L S I内蔵型D C - D Cコンバータを実現できる。

【 図面の簡単な説明 】

【 0 0 1 3 】

【 図 1 】本発明の実施例1に係るハイブリッド磁心装荷パワーインダクタの平面図である。

【 図 2 】本発明の実施例1に係るハイブリッド磁心装荷パワーインダクタの断面図である。

【 図 3 】本発明の実施例1に係るハイブリッド磁心装荷パワーインダクタの製造工程を説明するためのフローチャートである。

【 図 4 】種々の材料を使用したパワーインダクタのインダクタンスの周波数特性を示す図である。

【 図 5 】種々の材料を使用したパワーインダクタのQ値の周波数特性を示す図である。

【 図 6 】本発明の実施例2に係るハイブリッド磁心装荷パワーインダクタの断面図である。

【 図 7 】本発明の実施例2に係るハイブリッド磁心装荷パワーインダクタの製造工程を説明するためのフローチャートである。

【 発明を実施するための形態 】

【 0 0 1 4 】

以下、図面を参照して、本発明に係るハイブリッド磁心装荷パワーインダクタについて説明する。ただし、本発明の技術的範囲はそれらの実施の形態には限定されず、特許請求の範囲に記載された発明とその均等物に及ぶ点に留意されたい。

【 0 0 1 5 】

[実施例 1]

本発明の実施例1に係るハイブリッド磁心装荷パワーインダクタとして基板上にパワーインダクタを形成した場合を例にとって説明する。図1は本発明の実施例1に係るハイブリッド磁心装荷パワーインダクタの平面図である。図1に示したパワーインダクタ10は、基板1上に導電パターン5がスパイラル状に巻回されてコイルを形成している。また、コイルは2つの端子5a、5bを備えている。

【 0 0 1 6 】

図2は、図1のA - Aで切断した場合の、本発明の実施例1に係るハイブリッド磁心装荷パワーインダクタの断面図である。図2に示したパワーインダクタ10は、基板1と、基板1上に形成された第1の磁性層3と、第1の磁性層3上に形成された導電パターン5と、少なくとも導電パターン5の上表面及び側面を覆い、基板1に水平な方向(X軸、Y軸方向)の磁気特性と基板1に垂直な方向(Z軸方向)の磁気特性とがほぼ等しい第2の磁

10

20

30

40

50

性層 6 と、を有することを特徴とする。

【 0 0 1 7 】

図 3 は本発明の実施例 1 に係るハイブリッド磁心装荷パワーインダクタの製造工程を説明するためのフローチャートである。基板 1 としてビルドアップ層を備えた L S I を有する場合を例にとって説明する。ビルドアップ層はエポキシの樹脂の中にガラスファイラーが混入した構造となっている。これは、エポキシ樹脂は熱で膨張しやすく、基板が反ってしまうことがあるが、ガラスファイラーを入れることによって熱収縮に強くすることができるためである。そのため、ビルドアップ層の表面は回路基板を構成する配線等によって形成された約 10 [μm] の周期的な凹凸を有する。基板 1 上に第 1 の磁性層 3 として Z n - F e フェライト層を形成する際、Z n - F e フェライト層が凹凸を有する面上に形成されると良好な磁気特性が得られないという問題が生じる。そこで、ビルドアップ層を平坦化するためにポリイミドからなる平坦化膜 2 を形成する (ステップ S 1 0 1)。平坦化膜 2 の形成にはスピンコータを用いることができる。

10

【 0 0 1 8 】

平坦な表面を有する平坦化膜 2 の上に第 1 の磁性層 3 として、Z n - F e フェライト層を形成する (S 1 0 2)。平坦化膜 2 の上に第 1 の磁性層 3 である Z n - F e フェライトを形成することにより、第 1 の磁性層 3 の下側表面及び上側表面を平坦とすることができる。また、平坦化膜 2 の表面に多少の凹凸が存在したとしても、成膜中に凹凸が吸収され、平坦化膜 2 の上に第 1 の磁性層 3 として形成した Z n - F e フェライトの上側表面は平坦化されると考えられる。このように、第 1 の磁性層 3 の上側表面及び下側表面の少なくとも一方は平坦であることが好ましい。第 1 の磁性層 3 としての Z n - F e フェライトの上側表面及び下側表面の少なくとも一方を平坦とすることにより、良好な磁気特性を得ることができる。

20

【 0 0 1 9 】

第 1 の磁性層 3 は導電パターン 5 の下部に形成されるが、導電パターン 5 に電流が流れることにより、高周波の磁束が通り、磁性膜の中でも誘導現象が生じ、電流が流れ損失が生じる。ここで、本実施例における「高周波」領域は 10 [M H z] ~ 100 [M H z] の範囲をいう。そこで、第 1 の磁性層 3 として電気抵抗率が高いフェライトを用いることにより、誘導現象によって流れる電流を抑制でき損失を小さくできる。このように、第 1 の磁性層 3 として、特定の周波数で透磁率を有し、かつ、電気抵抗率も高いことが必要である。

30

【 0 0 2 0 】

Z n - F e フェライト層の形成にはスピンスプレー法を用いることができる。スピンスプレー法により、ターンテーブルの端部に基板を配置して回転させ、2種類の液体をターンテーブルに交互に吹き付けることにより低温でもフェライト構造を得ることができる。スピンスプレー法によれば、フェライト層の成膜を 90 [] という低温で実現可能であり、スピンスプレー法は高温プロセスを避けたい L S I の製造プロセスに適合した成膜方法といえる。平坦化膜 2 の表面を平坦とすることにより、第 1 の磁性層 3 である Z n - F e フェライト層の表面を平坦とすることができる。Z n - F e フェライトの厚さは 10 [μm] 以上とすることが好ましい。

40

【 0 0 2 1 】

第 1 の磁性層 3 である Z n - F e フェライト層の上に、ポリイミドからなる層間絶縁膜 4 を形成する (S 1 0 3)。Z n - F e フェライト層 3 が平坦である場合は層間絶縁膜 4 を形成しなくても良い。次に、層間絶縁膜 4 の上に、導電パターン 5 を形成する (S 1 0 4)。本実施例では導電パターン 5 の例として、スパイラル状に巻回したコイルを形成した場合を例示する。コイルは例えば銅により形成することができる。導電パターン 5 の幅は例えば 55 [μm] であり、隣接する導電パターン 5 1 と 5 2 との間隔は 30 [μm] である。また、導電パターン 5 の厚さは、例えば 25 [μm] である。

【 0 0 2 2 】

次に、導電パターン 5 を覆って第 2 の磁性層 6 を形成する。ここで、第 2 の磁性層 6 は

50

、少なくとも導電パターン5の上面及び側面を覆い、基板1に水平な方向(X軸、Y軸方向)の磁気特性と基板に垂直な方向(Z軸方向)の磁気特性とがほぼ等しい点を特徴とする。第2の磁性層6の磁気特性は3次元空間において等方的である。第2の磁性層6の厚さは、例えば55[μm]である。なお、図2においてコイルと電氣的接続を行うために、端子5aの上部には第2の磁性層6は形成されていない。

【0023】

このような特性を備えるために、第2の磁性層6は、誘電体と、誘電体内に分散した磁性微粒子と、を含むことが好ましい。さらに、第2の磁性層6において、基板1に水平な方向における誘電体内の磁性微粒子の濃度が均一であり、基板1に垂直な方向における誘電体内の磁性微粒子の濃度が均一であることが好ましい。さらに、第2の磁性層6において、基板1に水平な方向における誘電体内の磁性微粒子の濃度と、基板1に垂直な方向における誘電体内の磁性微粒子の濃度とがほぼ等しいことが好ましい。第2の磁性層6として、例えば、平均粒径1[μm]程度のFe系微粒子がアクリルやポリイミドからなる誘電体中に分散した複合材料を用いることができる。このような複合材料は、例えば、導電パターン5上にスクリーン印刷法を用いて塗布することより形成することができる(S105)。

10

【0024】

このスクリーン印刷法も高温プロセスを用いないためLSIの製造プロセスに適合するものである。スクリーン印刷法においては、事前に誘電体と磁性微粒子を自転公転させてかき混ぜて磁性微粒子を誘電体中に均一に分散させたペースト状の複合材料を、塗布し、加熱して固化する。このように塗布してから固まるまでの間に磁性微粒子は誘電体内で沈殿することはない。磁性微粒子と溶媒との比は、例えば6:4である。

20

【0025】

磁性微粒子同士が繋がると電流が流れる経路になる。そのため、磁性微粒子同士を電氣的に絶縁するためにも磁性微粒子間に誘電材料が存在する。パワーインダクタを利用する周波数帯域の上限である100[MHz]を超える超高周波になると磁性微粒子間に容量が形成され、いわゆる「渡り渦電流」が生じることがあるが、パワーインダクタを利用する周波数帯域である10[MHz]~100[MHz]の範囲では問題にならない。上記のように、磁性微粒子の誘電体内での濃度が高すぎてもよくない。一方、磁性微粒子が球形であれば誘電体内での濃度は70数%以上にはならない。従って、磁性微粒子の誘電体内での濃度は50~60%程度が最適と考えられる。

30

【0026】

第2の磁性層6に含まれる磁性微粒子は種々の径を有することができる。ただし、導電パターン5の周囲に均一に分布していることが必要であるため、磁性微粒子はコイルを構成する導電パターンの隙間に入り込むような構成を有することが好ましい。即ち、導電パターン5が隣接している場合、例えば図2の導電パターン51と隣接する導電パターン52との間の間隔がdであるとすると、磁性微粒子の径は隣接する導電パターンの間隔dよりも小さい($< d$)ことが好ましい。これにより、導電パターンから生じる交流磁束は隣接する他導電パターンに鎖交するより導電パターン間の磁性微粒子に集中し、近接効果による交流損失を低減できQ値を高くすることが可能になる。

40

【0027】

上述のように磁性微粒子の大きさとしては、導電パターンの隙間に入り込む大きさであることが必要である。しかしながら磁性微粒子は金属であるため、高周波の磁界内で渦電流が生じる。そうすると磁性微粒子の中で損失が生じる。従って、磁性微粒子の径は小さい方が望ましく、10[μm]以下が好ましい。磁性微粒子が完全球体なら径の2乗で損失が減るためである。また、第2の磁性層6において、基板1に水平な方向の磁気特性と基板1に垂直な方向の磁気特性とをほぼ等しくするために、第2の磁性層6内に分布する磁性微粒子の粒径の分布は $\pm 10\%$ 以内の範囲に収まっていることが好ましく、 $\pm 1\%$ 以内の範囲に収まっていることがより好ましい。

【0028】

50

次に、本発明の実施例 1 に係るハイブリッド磁心装荷パワーインダクタの特性について説明する。図 4 は、種々の材料を使用したパワーインダクタのインダクタンス (Inductance L) の周波数 (Frequency f) 特性を示す図である。本発明では第 1 の磁性層を Zn - Fe フェライトとし、第 2 の磁性層を複合材料とした構造を備えており、以下「ハイブリッド」と称する。図 4 には、比較例として、第 1 の磁性層及び第 2 の磁性層を共に Zn - Fe フェライトで構成した場合 (「Zn - Fe フェライト」)、第 1 の磁性層及び第 2 の磁性層を共に複合材料で構成した場合 (「複合材料」)、並びに第 1 の磁性層及び第 2 の磁性層を共に形成しない場合 (「空心」) の特性も併せて示している。図 4 に示した「ハイブリッド」、「Zn - Fe フェライト」、「複合材料」及び「空心」の各構造を特性値と共に表 1 に示す。

【 0 0 2 9 】

【表 1】

構造	「ハイブリッド」	「Zn - Fe フェライト」	「複合材料」	「空心」
第 1 の磁性層	Zn - Fe フェライト	Zn - Fe フェライト	複合材料	無し
第 2 の磁性層	複合材料	Zn - Fe フェライト	複合材料	無し
インダクタンス	約 16 [nH]	約 12 [nH]	約 8 [nH]	約 3 [nH]

【 0 0 3 0 】

今後、DC - DC コンバータのスイッチング周波数として使用することを検討している周波数 f の範囲は 10 [MHz] ~ 100 [MHz] である。「空心 (air core)」の場合の特性は、磁性材料を使用していないためコイルそのものの特性を示しており、実用的な周波数領域におけるインダクタンス L は約 3 [nH] である。「複合材料 (composite)」の場合のインダクタンス L は、約 8 [nH] であり空心の場合に比べて約 2 倍以上に増えている。「Zn - Fe フェライト」の場合のインダクタンス L は約 12 [nH] に増加しており、「複合材料」の場合に比べて良好な特性を備えていることがわかる。これは、材料単体の特性としては複合材料よりも Zn - Fe フェライトの方が優れているためである。

【 0 0 3 1 】

一方、「ハイブリッド」の場合のインダクタンス L は、約 16 [nH] であり、「Zn - Fe フェライト」の場合の特性を超えることがわかる。これは、コイルを構成する導電パターンが凹凸を有しており、凹凸を有する導電パターンの周囲に、基板に水平な方向の磁気特性と基板に垂直な方向の磁気特性とがほぼ等しい磁性材料を設けることが重要であることを示している。即ち、導電パターン 5 の上に形成する第 2 の磁性層 6 として Zn - Fe フェライトを用いた場合には、均一な特性を維持したまま、導電パターン 5 の凹凸を覆うように形成することが難しい。これに対して、第 2 の磁性層 6 として複合材料を用いた場合には、誘電体に磁性微粒子が分布した構造を有するために均一な特性を維持したまま、導電パターン 5 の凹凸を覆うように形成することができる。

【 0 0 3 2 】

また、「ハイブリッド」の場合と、「複合材料」の場合、第 2 の磁性層として、共に複合材料を使用している点では共通している。それにも関わらず「ハイブリッド」の場合が「複合材料」の場合に比べて良好な特性を示すのは、「ハイブリッド」の場合、第 1 の磁性層 3 として Zn - Fe フェライトを用いているのに対して、「複合材料」の場合、第 1 の磁性層 3 として複合材料を用いているためである。以上のことから平坦な構造を有する磁性層に Zn - Fe フェライトを用い、凹凸を有する導電パターンを覆う磁性層に複

10

20

30

40

50

合材料を用いることが重要であるといえる。

【0033】

図5は、図4の場合と同様に種々の材料を使用したパワーインダクタのQ値(Q factor)の周波数特性を示す図である。Q値は、寄生抵抗とインダクタンスの比を示すものであり、Q値が高いほどインダクタとして良好な特性を有しているといえる。パワーインダクタとして実用的な周波数領域である10[MHz]~100[MHz]の周波数領域において、本発明の実施例1に係る「ハイブリッド」構造を有するパワーインダクタは、他の構成に比べて最も大きなQ値を示しており、良好な特性を示すことがわかる。

【0034】

具体的には、「ハイブリッド」の場合、50[MHz]でピークを持ち、10[MHz]~100[MHz]において「空心」の場合よりも高いQ値を示し、「空心」より良好なインダクタとして動作していることがわかる。また、「ハイブリッド」の場合は、「複合材料」及び「Zn-Feフェライト」の場合の約2倍のQ値を有し、コイルとして秀れた特性を有していることがわかる。

【0035】

以上のように、導電パターン5を第1の磁性層3及び第2の磁性層6により挟み込み、導電パターン5の上面及び側面を第2の磁性層6で覆う閉磁路構造とすることにより、導電パターン5から生じる磁束を閉じ込めることができる。その結果、導電パターン5の外部にノイズをまき散らすことを防止でき、集積化に有利といえる。また、本発明のように「ハイブリッド」構造とすることにより、「空心」の場合に比べて良好な特性が得られるため、「ハイブリッド」構造を採用することによりデバイスを小型化することができる。

【0036】

また、凹凸を有するビルドアップ層に平坦化膜を形成し、その上に第1の磁性層としてZn-Feフェライト層を形成することにより、LSIとのパッケージングを容易に行うことができる。

【0037】

[実施例2]

次に、本発明の実施例2に係るハイブリッド磁心装荷パワーインダクタについて説明する。図6は、本発明の実施例2に係るハイブリッド磁心装荷パワーインダクタ11の断面図であって、図1のA-Aと同様の位置で切断した場合の断面図である。実施例2に係るハイブリッド磁心装荷パワーインダクタ11が、実施例1に係るハイブリッド磁心装荷パワーインダクタ10と異なっている点は、複合材料からなる第2の磁性層6'が導電パターン5の厚さまで埋め込まれ、第2の磁性層6'と導電パターン5の上部にZn-Feフェライト層からなる第3の磁性層3'を形成している点である。

【0038】

次に、実施例2に係るハイブリッド磁心装荷パワーインダクタの製造工程について、図7のフローチャートを用いて説明する。ステップS201~S204の工程は、図3に示した実施例1に係るハイブリッド磁心装荷パワーインダクタの製造工程におけるステップS101~S104の工程と同様であるので、説明を省略する。

【0039】

ステップS205において、複合材料からなる第2の磁性層6'を導電パターン5の厚さまで埋め込むことによって、導電パターン5の隙間へ複合材料を埋め込む。この際、第2の磁性層6'である複合材料を導電パターン5の厚さと一致する厚さで形成することが好ましいが、若干薄くてもよく、逆に若干厚くてもよい。

【0040】

次に、ステップS206において、第2の磁性層6'の厚さが導電パターン5の厚さと一致するように平坦化処理を行う。即ち、ステップS205において、第2の磁性層6'の厚さが導電パターン5の厚さより薄くなっている場合には導電パターン5をエッチングし、逆に第2の磁性層6'の厚さが導電パターン5の厚さより厚くなっている場合には第2の磁性層6'をエッチングすることによって、次工程で形成する第3の磁性層3'であ

10

20

30

40

50

る第2のZn-Feフェライト層を形成する下地面を平坦化する。

【0041】

次に、ステップS207において、第3の磁性層3'として、第2のZn-Feフェライト層を形成する。実施例2においては第1の磁性層3もZn-Feフェライト層(第1のZn-Feフェライト層)で形成され(ステップS202)、導電パターン5は、第1の磁性層3である第1のZn-Feフェライト層と、第3の磁性層3'である第2のZn-Feフェライト層で挟まれた構造となっている。

【0042】

実施例2に係るハイブリッド磁心装荷パワーインダクタによれば、導電パターン5の隙間に磁気特性が基板に水平な方向と基板に垂直な方向でほぼ等しい複合材料を用いることができ、さらに、平坦化した導電パターンの上部に磁気特性に優れたZn-Feフェライト層を用いることができるため、導電パターンを2層のZn-Feフェライト層で挟んだ構造とすることができ、良好な特性を有するハイブリッド磁心装荷パワーインダクタを得ることができる。

10

【0043】

以上の説明において、コイルの例として渦巻状(スパイラル構造)の場合を例にとって説明したが、これには限られず平面形状であればよく、例えばダブルスパイラル(8の字)構造でもよい。

【0044】

以上の説明において、高周波回路としてコイルを例に挙げて説明したが、凹凸を有する導電パターンを備えた他の電子回路にも本発明を適用することができる。

20


【符号の説明】

【0045】


- 1 基板
- 2 平坦化膜
- 3 第1の磁性層
- 3' 第3の磁性層
- 4 層間絶縁膜
- 5 導電パターン
- 6 第2の磁性層
- 6' 第2の磁性層

30


【図1】




【図2】




【図4】




【図5】



【図3】




【図6】



【図7】

図7



フロントページの続き

(51)Int.Cl. F I
H 0 1 F 27/28 Z

(72)発明者 曾根原 誠
長野県長野市若里四丁目17番1号 国立大学法人信州大学工学部内

審査官 池田 安希子

(56)参考文献 特開2003-347122(JP,A)
特開2013-065904(JP,A)

(58)調査した分野(Int.Cl., DB名)
H 0 1 F 3 7 / 0 0
H 0 1 F 1 7 / 0 0
H 0 1 F 2 7 / 2 8
H 0 5 K 1 / 1 6