

| (51) Int.Cl. ⁷ | 識別記号 | F I | | テ-マコード [*] (参考) |
|---------------------------|------|------------|-----|--------------------------|
| H01L 21/8247 | | H01L 29/78 | 371 | 5F001 |
| 29/788 | | 27/10 | 434 | 5F083 |
| 29/792 | | | | |
| 27/115 | | | | |

審査請求 有 請求項の数 3 O L (全4頁)

| | | | |
|----------|-----------------------|---------|--|
| (21)出願番号 | 特願平11 - 136710 | (71)出願人 | 391012648 広島大学長 広島県東広島市鏡山1丁目3番2号 |
| (22)出願日 | 平成11年5月18日(1999.5.18) | (72)発明者 | 三浦 道子 広島県東広島市西条町大沢849 - 2 |
| | | (72)発明者 | 小野 剛史 広島県東広島市西条町寺家7854 フェニックスタウンB - 108 |
| | | (72)発明者 | マタウシュ ハンス・ユルゲン 広島県東広島市西条町大沢849 - 2 |
| | | (74)代理人 | 100059258 弁理士 杉村 暁秀 (外2名) |


最終頁に続く

(54) 【発明の名称】酸化膜の角で生じるキャリアのディープレベル捕獲を利用した不揮発性メモリ

(57) 【要約】

【課題】 動作電圧を下げることができ、素子の微細化が容易な新たな構造を有する不揮発性メモリを提供する。

【解決手段】 少なくとも1つの角構造を有し、前記角構造を挟んでソース電極との接合部とドレイン電極との接合部とが形成された半導体基板上に、前記半導体基板の角構造にそった角構造を有するゲート絶縁膜が形成され、前記ゲート絶縁膜上にゲートが形成された不揮発性メモリであって、前記ゲート酸化膜内に電氣的に注入され、前記ゲート酸化膜内に捕獲されるキャリアによるしきい値電圧の変化によって情報を記憶するように構成した。



【特許請求の範囲】

【請求項 1】 少なくとも 1 つの角構造を有し、前記角構造を挟んでソース電極との接合部とドレイン電極との接合部とが形成された半導体基板上に、前記半導体基板の角構造にそった角構造を有するゲート絶縁膜が形成され、前記ゲート絶縁膜上にゲートが形成された不揮発性メモリであって、

前記ゲート酸化膜内に電氣的に注入され、前記ゲート酸化膜内に捕獲されるキャリアによるしきい値電圧の変化によって情報を記憶するように構成したことを特徴とする不揮発性メモリ。

【請求項 2】 請求項 1 に記載の不揮発性メモリにおいて、前記ゲート絶縁膜の膜圧が 10 ナノメートル以上であることを特徴とする不揮発性メモリ。

【請求項 3】 請求項 1 または 2 に記載の不揮発性メモリにおいて、前記ドレイン電極との接合部の前記半導体基板内ではのみだし位置が、前記角構造から 0.1 マイクロメートル以上離れていることを特徴とする不揮発性メモリ。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】本発明は、不揮発性メモリに関するものである。

【0002】

【従来の技術】半導体を用いたメモリデバイスのうち、記憶保持動作を必要としないメモリデバイスを不揮発性メモリと呼ぶ。Metal-Oxide-Semiconductor Field-Effect Transistor (MOSFET) を使用する不揮発性メモリは、情報化社会の推進につれてますますその重要性を増している。図 1 は、現在主に使用されているフローティングゲート形不揮発性メモリの構造を示す断面図である。ソース電極 104 およびドレイン電極 105 との接合領域 102 および 103 が形成された半導体基板 101 上にトンネル酸化膜 106 が載り、この上に導電性ポリシリコンから成るフローティングゲート 107 が載り、この上に再び酸化膜 108 が載っており、この上にさらにコントロールゲート 109 が載っている。半導体基板 101 には基板電極 111 が接続され、コントロールゲート 109 にはゲート電極 110 が接続されている。基板電極 111 およびゲート電極 110 間、または基板電極 111 およびドレイン電極 105 間に電圧をかけて、キャリアを、トンネル酸化膜 106 を通してフローティングゲート 107 に注入し、このキャリアをコントロールゲート 109 とフローティングゲート 107 との間の酸化膜 108 によって閉じ込めておく。フローティングゲート 107 にキャリアがある場合とない場合とではドレイン電流のしきい値電圧が異なるため、2 つの異なる素子特性をもつ状態ができる。これら 2 つの状態として情報を記憶するようにしている。

【0003】

【発明が解決しようとする課題】以上のように、このようなフローティングゲート形不揮発性メモリ素子において重要なのは、キャリアがフローティングゲートに効率よく注入されるようにすることと、注入されたキャリアがフローティングゲートから出て行かないようにすることである。トンネル酸化膜を薄くするとキャリアの注入効率上がり、素子特性は向上する。ところが、これは同時にトンネル酸化膜の劣化を招き、回路の正しい動作ができなくなる。そのため、実際には、トンネル酸化膜の信頼性確保のために、膜厚をある程度以下に薄くすることができず、結果として、十分なキャリアの注入を得るために動作電圧をあまり下げることができない。また、キャリアの保留を確保するためには、コントロールゲートとフローティングゲートの間の酸化膜をある程度厚くする必要がある。これは同時にキャリアのフローティングゲートへの注入の効率を落とすことになる。これを回避するためには、コントロールゲートとフローティングゲートの面積に違いをつける方法があるが、この方法を採用すると、素子の微細化が困難になってしまう。

【0004】上述したことを鑑み、本発明は、動作電圧を下げることができ、素子の微細化が容易な新たな構造を有する不揮発性メモリを提供することを目的とする。

【0005】

【課題を解決するための手段】本発明による不揮発性メモリは、少なくとも 1 つの角構造を有し、前記角構造を挟んでソース電極との接合部とドレイン電極との接合部とが形成された半導体基板上に、前記半導体基板の角構造にそった角構造を有するゲート絶縁膜が形成され、前記ゲート絶縁膜上にゲートが形成された不揮発性メモリであって、前記ゲート酸化膜内に電氣的に注入され、前記ゲート酸化膜内に捕獲されるキャリアによるしきい値電圧の変化によって情報を記憶するように構成したことを特徴とする。

【0006】H. J. Mattausch et al., Appl. Phys. Lett., vol. 71, p. 3391 (1997) に記載されているように、ポリシリコン上の酸化膜の角構造が形成された部分においては、平面部分と比べて安定なキャリアの捕獲が得られることがわかっている。このような現象は、ディープレベル捕獲と呼ばれている。このような角の部分でのキャリアの捕獲は、高温の熱処理に対しても安定している。上述した本発明による不揮発性メモリのような構造では、半導体基板およびゲート間、または半導体基板およびドレイン間にかかる電場によってキャリアがゲート酸化膜に注入される。この一部はゲート酸化膜内にとどまらずゲート電極へと通過していくが、一部はゲート酸化膜内に安定に捕獲され、ドレイン電流のしきい値電圧を変化させる。

【0007】従来のフローティングゲート形不揮発性メ

モリは、トンネル酸化膜を通してキャリアをフローティングゲートに注入し、これを閉じ込めておく方法によっている。これと相違して本発明では、ゲート酸化膜内にキャリアを捕獲させる方法を取る。こうすることによって従来のフローティングゲート形不揮発性メモリの場合より低い電圧で動作させることができる。またキャリアを閉じ込めておくための酸化膜も必要なくなり、素子構造が簡単である。このため不揮発性メモリの製造コストを大きく低減することができる。

【0008】本発明による不揮発性メモリの最適な動作電圧はゲート酸化膜の厚さによって決まるので、逆にゲート酸化膜の厚さを要求される動作電圧の値から決定することができる。ただし、酸化膜厚10ナノメートル以下になるとディープレベルの捕獲は急激に減少してくるので、これ以下にしないほうがよいといえる。したがって本発明による不揮発性メモリの他の実施形態は、前記ゲート酸化膜の膜厚が10ナノメートル以上であることを特徴とする。上述したように従来のフローティングゲート形不揮発性メモリでは、素子特性を向上させるためにトンネル酸化膜を薄くしなければならなかった。本発明による不揮発性メモリでは、酸化膜にキャリアを捕獲させるので、むしろ薄すぎると動作しにくくなる。つまり、本発明による不揮発性メモリに用いる製造技術は最先端のものではなく、十分使いこなされているものである。このため、高い生産性を容易に確保することができる。

【0009】ドレイン接合の基板内はみだし位置は、チャンネル用や要求されるMOSFETの特性によって設定されるが、好適には角の部分から0.1μm以上離しておく。

【0010】

【発明の実施の形態】図3は、本発明による不揮発性メモリ素子の一実施形態を示す断面図である。シリコンまたはポリシリコンから成る基板201には、段差構造がエッチングにより形成されている。基板201には前記段差構造を挟んでソース電極204およびドレイン電極205との接合領域202および203が形成されており、これらの上にゲート酸化膜206およびゲート207が形成され、MOSFET構造を成している。基板201には基板電極208が接続され、ゲート207にはゲート電極209が接続されている。ゲート酸化膜206は、基板201の段差構造にそって形成されているため、角構造を有する。

【0011】基板電極209およびゲート電極208間、またはドレイン電極205およびゲート電極208間に電圧をかけると、これによって作られる電場によってドレイン接合領域203または基板201からトンネル電流によってゲート酸化膜206内にキャリアが注入される。この時、かける電圧を抑制することによって、キャリアを、ゲート酸化膜206内に効率よく捕獲する

ことができる。この捕獲のうちで特に角構造の部分で起きるものは高温の熱処理を行っても放出されることなく捕獲され続ける。すなわち、ゲート酸化膜206内にキャリアが捕獲されている場合とされていない場合とではMOSFETのしきい値電圧に変化がみられ、従来のフローティングゲート形不揮発性メモリと同様にこのしきい値電圧の変化として情報を記憶することができる。

【0012】本不揮発性メモリの最適な動作電圧は、ゲート酸化膜の厚さによって決まるので、逆にゲート酸化膜の厚さを要求される動作電圧の値から決定することができる。ただし、ゲート酸化膜厚10ナノメートル以下になるとキャリアのディープレベルの捕獲は急激に減少してくるので、これ以下にしないほうがよい。

【0013】ドレイン接合の基板内はみだし位置は、チャンネル用や要求されるMOSFETの特性によって設定されるが、目安として、角の部分から最低0.1μm離しておくほうがよい。

【0014】本発明による不揮発性メモリにおけるゲート酸化膜の角構造を利用したディープレベルの捕獲の特徴は、素子面積を増やすことなしに、角の構造を複雑な形状にすることによって、面積に対する角の割合を増やし、結果として大きなしきい値電圧のずれを実現することができることである。図3は、本発明による不揮発性メモリ素子の他の実施形態を示す断面図である。基本的な構成は図2の不揮発性メモリと同様であり、基板301、ソース接合領域302、ドレイン接合領域303、ソース電極304、ドレイン電極305、ゲート電極308、基板電極309、ゲート酸化膜306およびゲート307は、図2の不揮発性メモリにおける対応する構成要素と同様の役割を有する。しかしながら、基板301には、2つの段差構造がエッチングによって形成されており、したがってこの上に形成されたゲート酸化膜306は、図2の不揮発性メモリのゲート酸化膜206よりも多くの角構造を有する。このようにして、素子面積は同じでも、ゲート酸化膜の角構造の割合を増やすことによって、より大きなしきい値電圧のずれを実現することができる。これは素子の微細化にとって非常に好都合である。また、他の素子の不活性な横の部分を利用して角構造をもつ酸化膜を形成することができ、面積を増加させずにメモリを作ることが可能になる。

【0015】図4は、本発明による不揮発性メモリの、ゲート酸化膜の膜厚を50nmとした場合のゲート酸化膜におけるキャリア捕獲前後でのゲートに流れる実測電流を示すグラフである。このグラフから、キャリアが捕獲された場合とされない場合とでは、十分なしきい値電圧の差が得られていることが分かる。

【0016】

【発明の効果】本発明によれば、動作電圧を下げることで、素子の微細化が容易な新たな構造を有する不揮発性メモリが実現される。

【図面の簡単な説明】

【図1】 従来のフローティングゲート形不揮発性メモリの構造を示す断面図である。

【図2】 本発明による不揮発性メモリの一実施形態の構造を示す断面図である。

【図3】 本発明による不揮発性メモリの他の実施形態の構造を示す断面図である。

【図4】 本発明による不揮発性メモリのゲート酸化膜におけるキャリア捕獲前後でのゲートに流れる実測電流を示すグラフである。

【符号の説明】

101、201、301 基板

102、202、302 ソース接合領域

103、203、303 ドレイン接合領域

104、204、304 ソース電極

105、205、305 ドレイン電極

106 トンネル酸化膜

107 フローティングゲート

108 酸化膜

109 コントロールゲート


110、208、308 ゲート電極

10 111、209、309 基板電極


206、306 ゲート酸化膜

207、307 ゲート


【図1】




【図2】



【図4】



【図3】



フロントページの続き

Fターム(参考) 5F001 AA16 AB02 AC01 AD21
5F083 EP17 EP22 EP42 ER03 ER05
ER09