

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2019-20966
(P2019-20966A)

(43) 公開日 平成31年2月7日(2019.2.7)

(51) Int.Cl.
G06F 17/17 (2006.01)

F I
G06F 17/17

テーマコード (参考)
5B056

審査請求 未請求 請求項の数 5 O L (全 15 頁)

(21) 出願番号 特願2017-137949 (P2017-137949)
(22) 出願日 平成29年7月14日 (2017.7.14)

(出願人による申告) 平成27年度、国立研究開発法人科学技術振興機構、戦略的創造研究推進事業「関数論に基づく間接計測の数理基盤構築」委託研究、産業技術力強化法第19条の適用を受ける特許出願/平成28年度、国立研究開発法人科学技術振興機構、戦略的創造研究推進事業「蓮尾メタ数理システムデザイン」協働研究、産業技術力強化法第19条の適用を受ける特許出願/平成27年度、国立研究開発法人科学技術振興機構、戦略的創造研究推進事業「社会的課題の解決に向けた数学と諸分野の協働」委託研究、産業技術力強化法第19条の適用を受ける特許出願

(71) 出願人 504137912
国立大学法人 東京大学
東京都文京区本郷七丁目3番1号

(71) 出願人 504132272
国立大学法人京都大学
京都府京都市左京区吉田本町36番地1

(74) 代理人 100122275
弁理士 竹居 信利

(72) 発明者 蓮尾 一郎
東京都文京区本郷七丁目3番1号 国立大学法人東京大学内

(72) 発明者 奥殿 貴仁
東京都文京区本郷七丁目3番1号 国立大学法人東京大学内

最終頁に続く


(54) 【発明の名称】 自動証明装置、及びプログラム

(57) 【要約】

【課題】 得られた補間に対応する現実の証明対象の解釈を容易化できる自動証明装置及びプログラムを提供する。

【解決手段】 与えられた証明対象に係るクレイグ補間を表す多項式を生成して出力するソルバーからの入力を受け入れる、当該項式に含まれる係数の比を、整数の比であり、各係数に対応する値がより小さい値となるよう近似した近似係数を求め、当該求められた近似係数のうちから、予め定めた方法で決定された順に、近似係数を選択して、受け入れた多項式の係数を当該選択した近似係数に置き換えた試行多項式を生成し、当該試行多項式が、前記クレイグ補間を表す多項式として成立するかを検証する自動証明装置である。

【選択図】 図1



【特許請求の範囲】

【請求項 1】

与えられた証明対象に係るクレイグ補間を表す多項式を生成して出力するソルバーからの入力を受け入れる手段と、

前記受け入れた多項式に含まれる係数の比が、整数の比となり、かつ各係数に対応する値がより小さい値となるよう近似した近似係数を、複数求める係数演算手段と、

前記複数求められた近似係数のうちから、予め定めた方法で決定された順に近似係数を選択し、前記受け入れた多項式の係数を当該選択した近似係数に置き換えた試行多項式を生成し、当該試行多項式が、前記クレイグ補間を表す多項式として成立するかを検証する検証手段と、

前記検証により、前記求めたいずれかの近似係数に基づく前記試行多項式が、前記クレイグ補間を表す多項式として成立すると、前記検証手段により判断されたときに、当該近似係数を、解として生成する生成手段と、

を含み、

前記生成手段は、前記求めたいずれかの近似係数に基づく前記試行多項式が、いずれも前記クレイグ補間を表す多項式として成立しないとして前記検証手段により判断されたときには、エラーが発生したものととして所定の処理を実行する、

自動証明装置。

【請求項 2】

請求項 1 記載の自動証明装置であって、

前記ソルバーは、前記証明対象に係る制約が、任意の変数値に対して

0 以上である多項式 f 、

0 より大である多項式 g 、

0 に等しい多項式 h

のいずれかを少なくとも一つ含んで設定され、

一对の制約 T 、 T のクレイグ補間を表す多項式を生成して出力するソルバーである自動証明装置。

【請求項 3】

請求項 1 または 2 に記載の自動証明装置であって、

前記出力される解が、プログラム検証または定理証明の処理に供される自動証明装置。

【請求項 4】

請求項 1 に記載の自動証明装置であって、

前記ソルバーは、前記証明対象に係る制約が、任意の変数値に対して

0 以上である多項式 f 、

0 に等しくない多項式 g 、

0 に等しい多項式 h

のいずれかを少なくとも一つ含んで設定され、

一对の制約 T 、 T のクレイグ補間を表す多項式を生成して出力するソルバーである自動証明装置。

【請求項 5】

コンピュータを、

与えられた証明対象に係るクレイグ補間を表す多項式を生成して出力するソルバーからの入力を受け入れる手段と、

前記受け入れた多項式に含まれる係数の比が、整数の比となり、かつ各係数に対応する値がより小さい値となるよう近似した近似係数を、複数求める係数演算手段と、

前記複数求められた近似係数のうちから、予め定めた方法で決定された順に近似係数を選択し、前記受け入れた多項式の係数を当該選択した近似係数に置き換えた試行多項式を生成し、当該試行多項式が、前記クレイグ補間を表す多項式として成立するかを検証する

10

20

30

40

50

検証手段と、

前記検証により、前記求めたいずれかの近似係数に基づく前記試行多項式が、前記クレイグ補間を表す多項式として成立すると、前記検証手段により判断されたときに、当該近似係数を解として生成し、前記求めたいずれかの近似係数に基づく前記試行多項式が、いずれも前記クレイグ補間を表す多項式として成立しないとして前記検証手段により判断されたときには、エラーが発生したものととして所定の処理を実行する生成手段と、として機能させるプログラム。

【発明の詳細な説明】

10

【技術分野】

【0001】

本発明は、自動証明装置、及びプログラムに関する。

【背景技術】

【0002】

近年、大規模集積回路(LSI)等の、ハードウェアの設計や検証、ソフトウェアプログラムの検証等において、人為的介入なしに自動で推論を行う自動証明装置の利用が検討されている。例えば、非特許文献2には、ハードウェア設計を、クレイグ補間を用いた方法で検証を行うことで、検証可能な対象を広げることができることが開示されている。

【0003】

20

こうした研究を受けて、与えられた証明対象に係るクレイグ補間を表す多項式を生成して出力するソルバーが開発されている(例えば非特許文献1)。このようなソルバーにおいては、多項式の係数が、数値解析により得られているので、一般に簡潔な整数比としては表現されない。また、当該係数には数値誤差を含む。

【先行技術文献】

【非特許文献】

【0004】

【非特許文献1】Dai, L., et. al., Generating non-linear interpolants by semidefinite programming. In: Sharygina, N., Veith H.(eds.) Computer Aided Verification - 25th International Conference, CAV 2013, Saint Petersburg, Russia, July 13-19, 2013. Proceedings. Lecture Notes in Computer Science, vol. 8044, pp.364-380, Springer(2013) (http://dx.doi.org/10.1007/978-3-642-39799-8_25)

30

【非特許文献2】McMillan, K. L., Interpolation and SAT-Based Model Checking, in Proc. of 15th Conf. on Computer Aided Verification (CAV 2003), LNCS, Vol.2725, p p. 1-13, Springer (2003)

【発明の概要】

【発明が解決しようとする課題】

【0005】

このように従来技術では、多項式の係数が、一般に簡潔な整数比としては表現されないという、数値誤差を含むため、得られた補間に対応する現実のハードウェア設計やプログラムの動作等の証明対象がどのようなものであるか、例えばプログラムの動作検証であれば、どのようなプログラムの動作状態を表すものであるかを解釈することが容易でなく、また、動作検証等の自動化処理の際に障害となり得るといった問題点があった。

40

【0006】

本発明は上記実情に鑑みて為されたもので、得られた補間に対応する現実の証明対象の解釈を容易化できる自動証明装置及びプログラムを提供することを、その目的の一つとする。

【課題を解決するための手段】

【0007】

上記従来例の問題点を解決するための本発明は、自動証明装置であって、与えられた証

50

明対象に係るクレイグ補間を表す多項式を生成して出力するソルバーからの入力を受け入れる手段と、前記受け入れた多項式に含まれる係数の比が、整数の比となり、かつ各係数に対応する値がより小さい値となるよう近似した近似係数を、複数求める係数演算手段と、前記複数求められた近似係数のうちから、予め定めた方法で決定された順に近似係数を選択し、前記受け入れた多項式の係数を当該選択した近似係数に置き換えた試行多項式を生成し、当該試行多項式が、前記クレイグ補間を表す多項式として成立するかを検証する検証手段と、前記検証により、前記求めたいずれかの近似係数に基づく前記試行多項式が、前記クレイグ補間を表す多項式として成立すると、前記検証手段により判断されたときに、当該近似係数を、解として生成する生成手段と、を含み、前記生成手段は、前記求めたいずれかの近似係数に基づく前記試行多項式が、いずれも前記クレイグ補間を表す多項式として成立しないとして前記検証手段により判断されたときには、エラーが発生したものととして所定の処理を実行することとしたものである。

10

【発明の効果】

【0008】

本発明によると、得られた補間に対応する現実の証明対象の解釈を容易化できる。

【図面の簡単な説明】

【0009】

【図1】本発明の実施の形態の一例に係る自動証明装置の構成ブロック図である。

【図2】本発明の実施の形態の一例に係る自動証明装置の機能ブロック図である。

【図3】本発明の実施の形態の一例に係る自動証明装置のソルバー部の動作例を表すフローチャート図である。

20

【図4】本発明の実施の形態の一例に係る自動証明装置の処理例を表すフローチャート図である。

【図5】本発明の実施の形態の一例に係る自動証明装置が処理する制約の設定例を表す説明図である。

【発明を実施するための形態】

【0010】

本発明の実施の形態について図面を参照しながら説明する。本発明の実施の形態に係る自動証明装置1は、図1に例示するように、制御部11と、記憶部12と、操作部13と、表示部14とを含んで構成されている。

30

【0011】

ここで制御部11はCPU等のプログラム制御デバイスであり、記憶部12に格納されたプログラムに従って動作する。本実施の形態の一例では、この制御部11は、与えられた証明対象に係るクレイグ補間を表す多項式を生成して出力するソルバーからの入力を受け入れ、当該受け入れた多項式に含まれる係数の比が、整数の比となり、かつ、各係数に対応する値がより小さい値となるように、各係数の値を近似した近似係数の組を、複数求める。

【0012】

なお、ここで補間は、論理式における補間をいい、

XかつYが充足不能な式であるときに、

40

XならばZが恒真式であり、

ZかつYが充足不能な式であり、かつ、

Zに現れる変数がX, Yの双方に現れる、という場合のZが「XならばY」のクレイグ補間と呼ばれるものである。

【0013】

またこの制御部11は、当該複数求められた近似係数の組のうちから、予め定めた方法で決定された順に近似係数の組を選択する。一例として、当該近似係数の絶対値の和が小さいものから順に選択することとすればよい(1ノルムが最小のものからの順)。また別の例では、各係数の二乗和が最小のものから順(2ノルムが最小のものからの順)、あるいは、係数の絶対値の最大値が最小のものから順(無限大ノルムが最小のものからの順)

50

に選択することとしてもよい。

【0014】

制御部11は、受け入れた多項式の係数のそれぞれを、当該選択した近似係数の組に含まれる対応する値に置き換えた試行多項式を生成し、当該試行多項式が、クレイグ補間を表す多項式として成立するかを検証する。制御部11は、この検証の処理により、求めたいずれかの近似係数に基づく試行多項式が、クレイグ補間を表す多項式として成立していると判断すると、当該近似係数を、解として所定の処理に供する。

【0015】

また制御部11は、上記求めたいずれかの近似係数に基づく試行多項式のいずれもがクレイグ補間を表す多項式として成立しないと判断したときには、エラーが発生したものとして所定の処理を実行する。この制御部11の詳しい動作については後に述べる。

10

【0016】

記憶部12は、メモリデバイス等であり、制御部11によって実行されるプログラムを保持する。このプログラムは、コンピュータ可読かつ、非一時的な記憶媒体に格納されて提供され、この記憶部12に複製されたものであってもよい。本実施の形態において、この記憶部12は、また、制御部11のワークメモリとしても動作する。

【0017】

操作部13は、キーボードやマウス等であり、ユーザの指示入力を受け入れて、当該指示入力の内容を制御部11に出力する。表示部14は、ディスプレイ等であり、制御部11から入力される指示に従い、情報を表示出力する。

20

【0018】

ここで制御部11の動作について説明する。本実施の形態では、この制御部11は、記憶部12に格納されたプログラムを実行することにより、機能的に、図2に例示するように、ソルバー出力受入部21と、係数演算部22と、検証処理部23と、解生成部24と、出力部25とを含んで構成される。また本実施の形態では、図2に示すように、この制御部11が、与えられた証明対象に係るクレイグ補間を表す多項式を生成して出力するソルバーとしても動作し、ソルバー部31をさらに含んでもよい。もっとも、このソルバー部31は、他のコンピュータによって実現されてもよく、その場合は、後に説明するソルバー出力受入部21は、当該ソルバーとして機能する他のコンピュータから、ソルバーの出力を受け入れることとなる。

30

【0019】

本実施の形態の一例に係るソルバー部31は、証明対象として与えられた一对の制約 T 、 T のクレイグ補間を生成する問題を、半正定値計画問題へ変換する。

【0020】

すなわち、ソルバー部31は、証明対象に係る制約 T 、 T のそれぞれを、任意の変数値に対して

0以上である少なくとも一つの多項式 f 、
0より大である少なくとも一つの多項式 g 、
0に等しい少なくとも一つの多項式 h
のいずれかを少なくとも一つ含む表現

40

【数 1】

$$\begin{aligned}
 T &= \left(\begin{array}{l} f_1(\mathbf{X}, \mathbf{Y}) \geq 0, \dots, f_s(\mathbf{X}, \mathbf{Y}) \geq 0, \\ g_1(\mathbf{X}, \mathbf{Y}) > 0, \dots, g_t(\mathbf{X}, \mathbf{Y}) > 0, \\ h_1(\mathbf{X}, \mathbf{Y}) = 0, \dots, h_u(\mathbf{X}, \mathbf{Y}) = 0 \end{array} \right), \\
 T' &= \left(\begin{array}{l} f'_1(\mathbf{X}, \mathbf{Y}) \geq 0, \dots, f'_{s'}(\mathbf{X}, \mathbf{Y}) \geq 0, \\ g'_1(\mathbf{X}, \mathbf{Y}) > 0, \dots, g'_{t'}(\mathbf{X}, \mathbf{Y}) > 0, \\ h'_1(\mathbf{X}, \mathbf{Y}) = 0, \dots, h'_{u'}(\mathbf{X}, \mathbf{Y}) = 0 \end{array} \right), \tag{1}
 \end{aligned}$$

10

に変換する。

【0021】

なお、個々の多項式 $f_1, f_2, \dots, f_s, g_1, g_2, \dots, g_t, h_1, h_2, \dots, h_u, f_1, f_2, \dots, f_s, g_1, g_2, \dots, g_t, h_1, h_2, \dots, h_u$ は
 予め、制約 T, T' に共通に現れる変数 X の多項式として任意に定めておく。

【0022】

このように、証明対象に係る制約 T, T' のそれぞれを、任意の変数値に対して
 0 以上である少なくとも一つの多項式 f 、
 0 より大である少なくとも一つの多項式 g 、
 0 に等しい少なくとも一つの多項式 h

20

のいずれかを少なくとも一つ含む表現で表しておき、ソルバーにて数値解を演算すること
 で、非特許文献 1 に開示された技術のように、証明対象に係る制約を、0 に等しくない多
 項式を含む多項式の集合で記述する場合に比べ、補間を得やすくなる。

【0023】

具体的にこのソルバー部 31 は、図 3 に例示するように、不等式を用いた半代数系 (S
 A S_<: Semialgebraic System with inequalities) にて表現された制約 T, T' 及び、
 最大次数 (degree) を表す自然数 b を受け入れる (S1)。

【0024】

そしてソルバー部 31 は、次の数式を満足する、ベクトル $\mathbf{i}, \mathbf{j}, \mathbf{i}', \mathbf{j}'$ の数
 値解を見いだす (S2)。すなわち、

30

【数 2】

$$\mathbf{2} = \{0, 1\}$$

とし、 \mathbf{i}, \mathbf{j} をそれぞれ

【数 3】

$$\mathbf{i} \in \mathbf{2}^s, \mathbf{j} \in \mathbf{2}^t, \mathbf{i}' \in \mathbf{2}^{s'}, \mathbf{j}' \in \mathbf{2}^{t'}$$

40

(すなわち、 \mathbf{i} を s ビットの 2 進数値、 \mathbf{j} を t ビットの 2 進数値... など) として、ベクトル
 $\mathbf{i}, \mathbf{j}, \mathbf{i}', \mathbf{j}'$ が

【数 4】

$\alpha_{ij} \in C(0)_{\leq b}$ 及び、

$\alpha'_{i'j'} \in C(0)_{\leq b}$ が SOS である。

$\beta_j (j \in [1, u])$ は、次数 b 以下の実数係数の多項式、かつ、

$\beta'_{j'} (j' \in [1, u'])$ が、次数 b 以下の実数係数の多項式、

$\gamma_k (k \in \sigma(b))$ は、非負の実数値

10

との条件を満足するものとする。

【0025】

またここで、ベクトル $\alpha, \alpha', \beta, \beta', \gamma$ 間には、次の制約が規定されているものとする。

【数 5】

$$\begin{aligned} & \sum_{i \in \mathbf{2}^s, j \in \mathbf{2}^t} \alpha_{ij} f_1^{i1} \cdots f_s^{is} g_1^{j1} \cdots g_t^{jt} \\ + & \sum_{i' \in \mathbf{2}^{s'}, j' \in \mathbf{2}^{t'}} \alpha'_{i'j'} f_1^{i'1} \cdots f_{s'}^{i's} g_1^{j'1} \cdots g_{t'}^{j't} \\ + & \sum_{k \in \sigma(b)} \gamma_k g_1^{k1} \cdots g_t^{kt} + \sum_{j=1}^u \beta_j h_j + \sum_{j'=1}^{u'} \beta'_{j'} h'_{j'} \end{aligned} \quad (2)$$

20

$$\sum_{k \in \sigma(b)} \gamma_k \geq 1 \quad (3)$$

30

【0026】

このベクトル $\alpha, \alpha', \beta, \beta', \gamma$ を得る処理は、記号的解法（例えば量子子除去（quantifier elimination）など）を用いてもよいが、ここでは半正定値計画問題として緩和でき、この場合は広く知られた半正定値計画問題ソルバーを用いることができる。

【0027】

ここで $C(0)_b$ は、次数 b 以下の SOS（Sum of Squares：複数の多項式 p_1, p_2, \dots, p_N の二乗和、つまり $p_1^2 + p_2^2 + \dots + p_N^2$ ）を意味する。また、 $\sigma(b)$ は総和が $b+1$ 以下であるような、 t 個の自然数の組 N^t の集合 $\{(k_1, k_2, \dots, k_t) \in N^t \mid k_1 + k_2 + \dots + k_t \leq b+1\}$ を意味する。

【0028】

ソルバー部 31 は、解（数値解）であるベクトル $\alpha, \alpha', \beta, \beta', \gamma$ が求められたか否かを調べ（S3）、解が見いだせない場合（S3: No）は、ソルバー部 31 はエラーとして処理を停止する（S4）。この場合は、後に説明するソルバー出力受入部 21 は、何らの入力を受け入れないこととなる。

40

【0029】

また処理 S3 において解が見いだせたとき（S3: Yes）は、ソルバー部 31 は、

【数 6】

$$f := \sum \alpha_{ij} f_1^{i_1} \dots f_s^{i_s} g_1^{j_1} \dots g_t^{j_t}$$

$$g := \sum \gamma_k g_1^{k_1} \dots g_t^{k_t}$$

$$h := \sum \beta_j h_j$$

として、多項式 f , g , h を定める (S 5) 。

【 0 0 3 0 】

そして不等式

【数 7】

$$S := (f + g + h > 0)$$

を解として出力する。

【 0 0 3 1 】

またソルバー出力受入部 2 1 は、ソルバー部 3 1 など、ソルバーが出力する解の入力を受け入れる。

【 0 0 3 2 】

係数演算部 2 2 は、ソルバー出力受入部 2 1 が受け入れた解に含まれる変数 X の係数の整数比を少なくとも一つ (好適には複数) 求める。本実施の形態の一例では、この係数演算部 2 2 は、連分数展開の方法を用いて、この整数比を得る。すなわち係数演算部 2 2 は、ソルバー出力受入部 2 1 が受け入れた解に含まれる変数 X のすべての係数が自然数となるよう、受け入れた解を 10^n 倍する。ここでの n は、すべての係数が自然数となる最小の正の整数とする。

【 0 0 3 3 】

係数演算部 2 2 は、こうして得られた各係数 x_1, x_2, \dots, x_n (いずれも自然数であって、少なくとも一つは 0 でない) について、次の処理 (連分数展開 (C F E) 処理と呼ぶ) を実行する。

【 0 0 3 4 】

図 4 に示すように、まず、係数演算部 2 2 は、深さ d (d は正の整数) の指定を受け入れる (S 1 1) 。なお、深さ d が指定されていないときは $d = 1$ とする。また係数演算部 2 2 は、係数 x_1, x_2, \dots, x_n のうち最小の係数を x_p として、係数 x_1, x_2, \dots, x_n のそれぞれを、この x_p で除した数を超えない最大の整数の組

【数 8】

$$a := ([x_1/x_p], \dots, [x_n/x_p])$$

を求める (S 1 2) 。

【 0 0 3 5 】

係数演算部 2 2 は、 d が「 1 」であるか否かを調べ (S 1 3) 、 d が「 1 」ならば (S 1 3 : Y e s) 、上記組 a の最大公約数を求めて、 a の各成分の値をこの最大公約数 $gcd(a)$ で除した値の組を求める (S 1 4) ；

【数 9】

$$y := a / gcd(a)$$

【 0 0 3 6 】

係数演算部 2 2 は、ここで求めた y (各成分の値の比が、求める整数比となる) を返り値として記憶部 1 2 に格納して (S 1 5) 、リターンする (再帰的に呼び出されている場

10

20

30

40

50

合は呼び出し元の処理に戻り、最初に呼び出されていた場合は処理を終了する)。

【0037】

また、処理 S 1 3 で d が「1」でなければ、係数を

$$x_1 - a_1 x_p, \dots, x_{p-1}, a_{p-1} x_p, x_p, x_{p+1} - a_{p+1} x_{p+1}, \dots, x_n - a_n x_p$$

とし、深さ d を (d - 1) として (S 1 6)、CFE 処理を再帰的に (処理 S 1 1 から) 実行し、その戻り値を r とする (S 1 7)。

【0038】

また係数演算部 2 2 は、

【数 1 0】

$$y := (a_1 r'_p + r'_1, \dots, a_{p-1} r'_p + r'_{p-1}, r'_p, a_{p+1} r'_p + r'_{p+1}, \dots, a_n r'_p + r'_n) \quad (4)$$

にて y を求め (S 1 8)、y の各成分を、これらの最大公約数 gcd(y) で除した結果を戻り値として記憶部 1 2 に格納し (S 1 9)、リターンする。

【0039】

なお、ここまでの例によって得られる近似係数は、各係数に対応する値が整数となるが、当該整数として求められた近似係数を、さらに共通の整数 d で除した有理数としてもよい。すなわち、近似係数は整数であることに限られない。

【0040】

検証処理部 2 3 は、ソルバー出力受入部 2 1 が受け入れた解である多項式の係数を、係数演算部 2 2 が記憶部 1 2 に格納した各整数比の各値を係数 (近似係数) で置き換えた試行多項式を生成する。そして検証処理部 2 3 は、生成した試行多項式のうち、クレイグ補間を表す多項式として成立するか否かを検証する。この検証では、T に対応する多項式の値域と、試行多項式を、ソルバー出力受入部 2 1 が受け入れた解の多項式で置き換えたときの値域とを比較し、重なり合わない場合に、クレイグ補間を表す多項式として成立していると判断することとなる。

【0041】

検証処理部 2 3 は、クレイグ補間を表す多項式として成立している試行多項式であって、係数となっている整数が最も小さいもの (いずれかの変数に着目し、当該変数の係数が最小であるもの、あるいはすべての係数の和が最小である試行多項式) を解生成部 2 4 に出力する。

【0042】

なお、この検証処理部 2 3 は、係数演算部 2 2 が記憶部 1 2 に格納した各整数比を用いて生成した試行多項式のいずれもがクレイグ補間を表す多項式として成立していないと判断すると、係数演算部 2 2 が、現在の整数比を得るために利用した深さ d の値をインクリメント (「1」ないしそれ以上の整数値だけインクリメント) して、係数演算部 2 2 に対して、当該インクリメントした後の深さ d を出力し、再度、整数比を生成させることとしてもよい。なお、インクリメント後の d の値が予め定めたしきい値を超えたとき、またはインクリメントした後の d の値によっても、d のインクリメント前に得られた整数比と同じ整数比が得られた場合 (収束してしまった場合) には、エラーが発生したものと予め定めた処理を実行する。

【0043】

一例として検証処理部 2 3 は、上述のようにエラーが発生したと判断したときには、予め定めた処理としてソルバー出力受入部 2 1 が受け入れた解をそのまま出力するよう、出力部 2 5 に指示してもよい。

【0044】

解生成部 2 4 は、ソルバー出力受入部 2 1 が受け入れた解である多項式を、検証処理部 2 3 が出力した試行多項式に置き換えて、出力対象となる解を生成する。

【0045】

10

20

30

40

50

出力部 2 5 は、解生成部 2 4 が生成した出力対象となる解（または検証処理部 2 3 から入力される指示によりソルバー出力受入部 2 1 が受け入れた解そのもの）を、解として表示部 1 4 に表示出力する。

【 0 0 4 6 】

なお、この出力部 2 5 は、解を表示部 1 4 に表示出力するほか、図示しないプリンタに出力して印刷させてもよいし、他のプログラムの入力となるようデータとして出力して、他のプログラムの処理に供してもよい。

【 0 0 4 7 】

[動作]

本発明の実施の形態は、以上の構成を備えており、次のように動作する。すなわち本実施の形態の一例では、証明対象に係る制約 T 、 T' のそれぞれが、任意の変数値に対して 0 以上である少なくとも一つの多項式 f 、0 より大である少なくとも一つの多項式 g 、0 に等しい少なくとも一つの多項式 h のいずれかを少なくとも一つ含む表現

10

【 数 1 】

$$T = \begin{pmatrix} f_1(\mathbf{X}, \mathbf{Y}) \geq 0, \dots, f_s(\mathbf{X}, \mathbf{Y}) \geq 0, \\ g_1(\mathbf{X}, \mathbf{Y}) > 0, \dots, g_t(\mathbf{X}, \mathbf{Y}) > 0, \\ h_1(\mathbf{X}, \mathbf{Y}) = 0, \dots, h_u(\mathbf{X}, \mathbf{Y}) = 0 \end{pmatrix},$$

$$T' = \begin{pmatrix} f'_1(\mathbf{X}, \mathbf{Y}) \geq 0, \dots, f'_{s'}(\mathbf{X}, \mathbf{Y}) \geq 0, \\ g'_1(\mathbf{X}, \mathbf{Y}) > 0, \dots, g'_{t'}(\mathbf{X}, \mathbf{Y}) > 0, \\ h'_1(\mathbf{X}, \mathbf{Y}) = 0, \dots, h'_{u'}(\mathbf{X}, \mathbf{Y}) = 0 \end{pmatrix},$$
(1)

20

に変換されて、その数値解である多項式と、当該多項式が満足する不等式あるいは等式が解として得られる。

【 0 0 4 8 】

一例として、制約 T 、 T' が、

$$T := (y - x^2 + 1)$$

$$T' := (y - x^2 - 1)$$

であるとする（図 5 を参照）と、これらの制約 T 、 T' は同時には満足されない、つまり、 T 、 T' は矛盾しているから、これら T 、 T' に共通する変数のみを含む論理式であって、 T ならば、かつ T' が矛盾する \exists が存在する（クレイグの補間定理）。そしてこの \exists がクレイグ補間となる。

30

【 0 0 4 9 】

ソルバーは、この制約 T 、 T' からクレイグ補間 \exists を数値解として得る。具体的に、数値解の一つは、

$$871.465 y + 348.560 > 0$$

として得られる。

40

【 0 0 5 0 】

本実施の形態の自動証明装置 1 は、この係数 871.465、348.560 を連分数展開の方法によって丸め処理して近似係数を求める。ここでの例では、この丸め処理の結果として、

$$5, 2$$

$$11, 4$$

... といった係数が整数の比となるような、近似係数の組が得られる。

【 0 0 5 1 】

自動証明装置 1 は、これらの得られた近似係数の組のうち、最小の近似係数（含まれる各係数の絶対値の総和が最小のもの、すなわち 1 ノルムが最小のもの）から順に、もとの

50

多項式における対応する係数に置き換えた試行多項式が、制約 T , T のクレイグ補間となっているか否かを調べる。

【 0 0 5 2 】

ここでは、自動証明装置 1 は、係数 871.465 を、対応する整数の値 5 に置き換え、係数 348.560 を、対応する整数の値 2 に置き換えた、試行多項式を用いた不等式

$$5y + 2 > 0$$

が制約 T , T

$$T := (y - x^2 + 1)$$

$$T := (y - x^2 - 1)$$

に対するクレイグ補間 となっているか否かを調べる。

10

【 0 0 5 3 】

ここでの例では、制約 T の表す値域 $y - x^2 + 1$ が、試行多項式を用いた不等式 $5y + 2 > 0$ の値域に含まれるので、

「制約 T であれば、 である」

が成立する。

【 0 0 5 4 】

また、試行多項式を用いた不等式 $5y + 2 > 0$ の値域は、制約 T の表す値域 $y - x^2 - 1$ と重なり合わないので、

「 と、制約 T とは矛盾する」

も成立する。

20

【 0 0 5 5 】

すなわち、この試行多項式を用いた不等式 $5y + 2 > 0$ は、上記制約 T , T のクレイグ補間となっていると判断できる。

【 0 0 5 6 】

自動証明装置 1 は、このように、各不等式（または等式）の値域を比較することで、試行多項式がクレイグ補間となっているか否かを調べて判断する。ここでの例では、上述のように、最初に調べた試行多項式を用いた不等式 $5y + 2 > 0$ が与えられた制約 T , T のクレイグ補間となっていると判断できるので、自動証明装置 1 は、この試行多項式を用いた不等式 $5y + 2 > 0$ を解として表示部 14 に表示出力する。

【 0 0 5 7 】

30

この自動証明装置 1 によると、数値的に得られた解に比べ、簡略にされた不等式により解が示されるので、対応する現実の条件として解釈しやすい解が得られることとなる。

【 0 0 5 8 】

またこの自動証明装置 1 が出力した解を、プログラム検証または定理証明の処理システムに入力することで、プログラム検証または定理証明の処理に対して、本実施の形態の自動証明装置 1 の出力を供することができる。

【 0 0 5 9 】

[変形例 (Dai の方法を採用する例)]

本実施の形態の以上の例では、ソルバー (ソルバー部 31 等) が、証明対象に係る制約として、任意の変数値に対して

40

0 以上である多項式 f 、

0 より大である多項式 g 、

0 に等しい多項式 h

のいずれかを少なくとも一つ含んで設定されるものとしたが、クレイグ補間を表す、多項式を用いた不等式あるいは等式が数値解として得られるのであれば、本実施の形態の自動証明装置 1 は、このソルバーを用いる例に限られず、他のソルバーを用いてもよい。

【 0 0 6 0 】

例えば本実施の形態において、数値解を求めるためのソルバーは、非特許文献 1 に示された方法を採用してもよい。この場合は、証明対象に係る制約が、任意の変数値に対して 0 以上である多項式 f 、

50

0 に等しくない多項式 g 、
0 に等しい多項式 h
のいずれかを少なくとも一つ含んで設定されることとなる。

【0061】

[実施形態の効果]

本実施の形態によると、数値解析された多項式を、比較的簡潔な整数比の係数で表現しなおす。これにより数値解として得られた補間に対応する現実のプログラムの動作等の証明対象への対応付けを簡易にさせることができ、利用者にとっての理解が容易になるだけでなく、自動検証にも有用となる。

【0062】

さらに、この処理に用いるソルバーとして、「0 に等しくない」との制約の記述を、「0 より大である」に置き換えたソルバーを用いることで、比較的多くの制約について補間を得ることができる。

【産業上の利用可能性】

【0063】

本発明では、種々の証明問題に対して比較的簡潔なクレイグ補間の多項式表現を出力できるので、大規模集積回路 (LSI) 等の、ハードウェアの設計や検証、ソフトウェアプログラムの検証等に、クレイグ補間を用いた方法を採用し、これを自動化する場合に有用である。

【符号の説明】


【0064】

1 自動証明装置、11 制御部、12 記憶部、13 操作部、14 表示部、21 ソルバー出力受入部、22 係数演算部、23 検証処理部、24 解生成部、25 出力部、31 ソルバー部。


10

20


【 図 1 】




【 図 2 】




【 図 3 】



【 図 4 】



【 図 5 】



フロントページの続き

- (72)発明者 木戸 肩吾
東京都文京区本郷七丁目3番1号 国立大学法人東京大学内
- (72)発明者 末永 幸平
京都府京都市左京区吉田本町3番地1 国立大学法人京都大学内
- (72)発明者 小島 健介
京都府京都市左京区吉田本町3番地1 国立大学法人京都大学内
- (72)発明者 西田 雄気
京都府京都市左京区吉田本町3番地1 国立大学法人京都大学内
- Fターム(参考) 5B056 BB52