

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2020-31297

(P2020-31297A)

(43) 公開日 令和2年2月27日(2020.2.27)

(51) Int.Cl.	F I	テーマコード (参考)
H04L 9/10 (2006.01)	H04L 9/00 621Z	5F083
G11C 13/00 (2006.01)	G11C 13/00 200	5J104
G06F 7/58 (2006.01)	G06F 7/58 680	
G06F 21/73 (2013.01)	G06F 21/73	
H01L 27/11507 (2017.01)	H01L 27/11507	

審査請求 未請求 請求項の数 15 O L (全 25 頁) 最終頁に続く

(21) 出願番号 特願2018-154477 (P2018-154477)
 (22) 出願日 平成30年8月21日 (2018.8.21)

(71) 出願人 504132272
 国立大学法人京都大学
 京都府京都市左京区吉田本町36番地1
 (74) 代理人 100111567
 弁理士 坂本 寛
 (72) 発明者 佐藤 高史
 京都府京都市左京区吉田本町36番地1
 国立大学法人京都大学内
 (72) 発明者 田中 悠貴
 京都府京都市左京区吉田本町36番地1
 国立大学法人京都大学内
 (72) 発明者 辺 松
 京都府京都市左京区吉田本町36番地1
 国立大学法人京都大学内

最終頁に続く

(54) 【発明の名称】 PUF回路群、PUF回路群の製造方法、PUF回路の使用方法及びネットワークシステム

(57) 【要約】

【課題】サーバへのCRPデータの保存を不要化する。

【解決手段】開示される回路群は、物理的複製困難関数 (Physically Unclonable Function: PUF) 回路を複数含むPUF回路群であって、前記PUF回路群に含まれる複数の前記PUF回路それぞれは、互いに等価なチャレンジレスポンスペア (Challenge Response Pair: CRP) を持つ。

【選択図】図4

図4A




図4B





図4C



【特許請求の範囲】**【請求項 1】**

物理的複製困難関数 (Physically Unclonable Function: P U F) 回路を複数含む P U F 回路群であって、

前記 P U F 回路群に含まれる複数の前記 P U F 回路それぞれは、互いに等価なチャレンジレスポンスペア (Challenge Response Pair: C R P) を持つ

P U F 回路群。

【請求項 2】

複数の前記 P U F 回路それぞれは、共通の物理的なばらつきに基づく、互いに等価な物理的特性を保持しており、

複数の前記 P U F 回路それぞれの C R P は、前記物理的特性に基づいて定まっている

請求項 1 に記載の P U F 回路群。

【請求項 3】

複数の前記 P U F 回路それぞれは、前記物理的特性を保持する不揮発性メモリを有する

請求項 2 に記載の P U F 回路群。

【請求項 4】

前記不揮発性メモリは、メモリストア、フラッシュメモリ及び強誘電体メモリからなる群から選択される一つのメモリである

請求項 3 に記載の P U F 回路群。

【請求項 5】

複数の前記 P U F 回路それぞれは、共通のチップから複数の前記 P U F 回路が切断により分離されたときの切断痕を有する

請求項 1 ~ 4 のいずれかに記載の P U F 回路群。

【請求項 6】

物理的複製困難関数 (Physically Unclonable Function: P U F) 回路を複数含む P U F 回路群の製造方法であって、

共通の物理的なばらつきに基づく物理的特性を、複数のデバイスそれぞれに保持させることで、複数の前記デバイスを、互いに等価なチャレンジレスポンスペア (Challenge Response Pair: C R P) を持つ複数の P U F 回路にする設定工程を含む

P U F 回路群の製造方法。

【請求項 7】

前記設定工程の前に、複数の前記デバイスを一体的に備えるチップを製造する工程を更に含み、

前記物理的特性は、前記チップが有する物理的なばらつきに基づく物理的特性である

請求項 6 に記載の製造方法。

【請求項 8】

前記設定工程の後に、前記チップ中の複数の前記 P U F 回路を分離する工程を更に含む

請求項 7 に記載の製造方法。

【請求項 9】

前記物理的特性は、複数の前記デバイスにおける少なくとも 2 つのデバイスそれぞれが有する物理的なばらつき相互の関係に基づく物理的特性である

請求項 6 から請求項 8 のいずれか 1 項に記載の製造方法。

【請求項 10】

前記物理的特性は、複数の前記デバイスにおける特定のデバイスの物理的なばらつきに基づく物理的特性である

請求項 6 から請求項 8 のいずれか 1 項に記載の製造方法。

【請求項 11】

前記物理的特性は、複数の前記デバイス以外のばらつき源の物理的なばらつきに基づく物理的特性である

請求項 6 から請求項 8 のいずれか 1 項に記載の製造方法。

10

20

30

40

50

【請求項 1 2】

複数の前記デバイスそれぞれは、前記物理的特性を保持する不揮発性メモリを有する請求項 6 から請求項 1 1 のいずれか 1 項に記載の製造方法。

【請求項 1 3】

前記不揮発性メモリは、メモリスタ、フラッシュメモリ及び強誘電体メモリからなる群から選択される一つのメモリである

請求項 1 2 に記載の製造方法。

【請求項 1 4】

通信ネットワークにより接続された複数の拠点それぞれが、互いに等価なチャレンジレスポンスペア (Challenge Response Pair: C R P) を持つ物理的複製困難関数 (Physically Unclonable Function: P U F) 回路を使用する

ことを含む方法。

【請求項 1 5】

通信ネットワークにより接続された複数の拠点それぞれが、互いに等価なチャレンジレスポンスペア (Challenge Response Pair: C R P) を持つ物理的複製困難関数 (Physically Unclonable Function: P U F) 回路を有する

ネットワークシステム。

【発明の詳細な説明】

【技術分野】

【0 0 0 1】

本開示は、P U F 回路群、P U F 回路群の製造方法、P U F 回路の使用方法、及びネットワークシステムに関する。

【背景技術】

【0 0 0 2】

P U F (Physically Unclonable Function) は、あるチャレンジ(入力値, c)を与えると、対応するレスポンス(出力値, r)を返す関数 $r=f(c)$ として機能する。ただし、チャレンジとレスポンスの対応 (C R P: challenge response pair) は P U F 回路が有する物理的なばらつきに依存して決まるため、従来の P U F 回路においては、同じチャレンジに対するレスポンスは P U F 回路ごとに異なり、人工的な複製が困難となる。そのため P U F 回路は、個体認証や暗号プロトコルにおける使用が期待され、更には小規模な回路で実現可能である特徴から IoT デバイスのセキュリティ等、様々なセキュリティシステムでの応用が期待されている。なお、以下では、P U F 回路を単に、「P U F」ということがある。

【先行技術文献】

【非特許文献】

【0 0 0 3】

【非特許文献 1】B. Gassend, D. Clarke, M. van Dijky, and S. Devadas, "Silicon physical random functions," in Proc. Computer and Communication Security Conf., 2002, pp. 148-160.

【非特許文献 2】G. E. Suh and S. Devadas, "Physical unclonable functions for device authentication and secret key generation," in Proc. DAC, 2007, pp. 9-14.

【発明の概要】

【0 0 0 4】

従来の P U F を用いる認証方式では、サーバにある C R P とユーザが持つ P U F のレスポンスを比較することで認証を行う。この認証方式ではユーザが P U F を所有する一方で、サーバはユーザが所有する P U F の C R P データを保存する必要がある。しかし、サーバにおける C R P データの保存には、P U F から C R P データを読み出す際、および読み出し後にこれを保管する際にかかるコスト(時間や保管のための記憶領域)を必要とする課題がある。しかも、サーバに保存すべき C R P データ量が非常に大きくなる場合もある。したがって、サーバへの C R P データの保存を不要化することが望まれる。

10

20

30

40

50

【 0 0 0 5 】

さらに，P U F回路の応用によっては，サーバを介さずに，ユーザ間で認証を行いたい場合がある．これは，例えば，ユーザ間の通信は容易であるがサーバとの通信が困難である場合，サーバとユーザ間の通信経路の安全性が保証できない場合，サーバに悪意がないことを保証できない場合等である．これらの場合，サーバとの通信を行わずに認証を行うことができるのが望ましい．かかる観点からも，サーバへのC R Pデータの保存を不要化することが望まれる．

【 0 0 0 6 】

本開示の一側面は，物理的複製困難関数（P U F）回路を複数含むP U F回路群であって，前記P U F回路群に含まれる複数の前記P U F回路それぞれは，互いに等価なチャレンジレスポンスペア（C R P）を持つP U F回路群である．

10

【 0 0 0 7 】

本開示の他の側面は，物理的複製困難関数回路を複数含むP U F回路群の製造方法であって，共通の物理的なばらつきに基づく物理的特性を，複数のデバイスそれぞれに保持させることで，複数の前記デバイスを，互いに等価なC R Pを持つ複数のP U F回路にする設定工程を含むP U F回路群の製造方法である．

【 0 0 0 8 】

本開示の更に他の側面は，通信ネットワークにより接続された複数の拠点それぞれが，互いに等価なC R Pを持つ物理的複製困難関数回路を使用することを含む方法である．

【 0 0 0 9 】

本開示の更に他の側面は，通信ネットワークにより接続された複数の拠点それぞれが，互いに等価なC R Pを持つ物理的複製困難関数回路を有するネットワークシステムである．

20

【 0 0 1 0 】

更なる詳細は，後述の実施形態として説明される．

【 図面の簡単な説明 】

【 0 0 1 1 】

【 図 1 】 図 1 は，P U Fの機能を提供するICチップの構成例及びP U Fを用いた認証システム例を示す図である．

【 図 2 】 図 2 は，等価なレスポンスを返すP U Fの例を示す図である．

30

【 図 3 】 図 3 は，等価なC R PをもつP U Fを示す図である．

【 図 4 】 図 4 は，e r P U F対の作成方法の概念図である．

【 図 5 】 図 5 は，製造フローの例を示す図である．

【 図 6 】 図 6 は，クロスカップリング型の基本回路構造を示す図であり，図 6 A はNMOS型を示し，図 6 B はPMOS型を示す．

【 図 7 】 図 7 は，ストレス時の状態を示す図であり，図 7 A はNMOS型を示し，図 7 B はPMOS型を示す．

【 図 8 】 図 8 は，e r P U F対中の1ビットを生成する書き込み波形であり，図 8 A はNMOS型を示し，図 8 B はPMOS型を示す．

【 図 9 】 図 9 は，読み出し時の回路構造を示す図であり，図 9 A はNMOS型を示し，図 9 B はPMOS型を示す．

40

【 図 1 0 】 図 1 0 は，クロスカップリング型e r P U F回路の全体構成図である．

【 図 1 1 】 図 1 1 は，クロスカップリング型e r P U F対のアレイ回路図である．

【 図 1 2 】 図 1 2 は，クロスカップリング型e r P U F対アレイ回路におけるセルの回路構造図であり，図 1 2 A はNMOS型を示し，図 1 2 B はPMOS型を示す．

【 図 1 3 】 図 1 3 は，書き込み制御回路図である．

【 図 1 4 】 図 1 4 は，信号制御回路図である．

【 図 1 5 】 図 1 5 は，e r P U F回路の値設定におけるタイミングチャートである．

【 図 1 6 】 図 1 6 は，読み出し制御回路図である．

【 図 1 7 】 図 1 7 は，インバータリング型e r P U Fセルの基本回路構造図である．

50

【図18】図18は、インバータリング型 e r P U F セルの基本回路構造図である。

【図19】図19は、メモリストを用いた e r P U F グループ構成のためのセルの基本回路構造である。

【図20】図20は、e r P U F グループ構成のためのセルの基本回路構造である。

【図21】図21は、SRAMメモリセルの特性ばらつきの自己修復の説明図であり、図21Aは、SRAMメモリセルの原理的な回路図であり、図21Bは、インバータの入出力特性を示し、図21CはSRAMメモリセルの安定性を評価するバタフライカーブを示す。

【図22】図22は、NBTIを用いる e r P U F セルの基本構造図である。

【図23】図23は、セキュア通信における e r P U F の使用例を示す図である。

【発明を実施するための形態】

【0012】

< 1. 従来 P U F >

【0013】

理解の容易のため、実施形態の説明に先立ち、まず、従来 P U F について説明する。

【0014】

< 1. 1 P U F を有する I C チップ >

【0015】

P U F は、典型的には電子回路として実現され、それ自体で単機能の I C チップとして製造される場合、およびマイコンなどの P U F 以外の回路とともに I C チップ内に組み込まれる場合等がある。

【0016】

図1Aは、P U F を単機能の I C チップ1として実現する場合の例を示している。I C チップ1は、複数ビット（ここではnビット）からなるチャレンジCを、入力回路2を通して受け取り、複数ビット（ここではmビット）からなるレスポンスRを、出力回路4を介して出力する。入力回路2と出力回路4において直列・並列変換や並列・直列変換等を行うことにより、I C チップ1に同時に入力されるチャレンジCのビット数とP U F 回路3に入力されるチャレンジのビット数はそれぞれ異なってもよい。また、I C チップ1から同時に出力されるレスポンスRのビット数とP U F 回路3から出力されるレスポンスRのビット数はそれぞれ異なっても良い。

【0017】

図1Bは、マイコン回路5とともにP U F 回路3を有するチップ6として実現する場合の例を示している。この例では、外部からの要求に応じて、または外部から与えられたチャレンジC'に応じて、マイコン回路5がP U F 回路3と通信を行い、チャレンジC'に対するレスポンスR'を得る。

【0018】

図1Aの単機能の I C チップ1は、例えばソケット等を介してプリント基板上に接続され、認証システムの一部をなす場合もある。単機能の I C チップ1は、U S B メモリやS D カードのような挿抜可能な形に実装されて可搬性を与えられるとともに、システムに組み込まれる。

【0019】

図1Cは、認証制御回路を用いてP U F の単機能 I C チップ1と通信を行う場合を示している。携帯電話等の主要回路22に設けられた認証制御回路21から単機能の I C チップ1に対しチャレンジCを入力し、レスポンスRを得ることで認証を行う。

【0020】

< 1. 2 P U F の応用例 >

【0021】

P U F を用いてチップの認証を行う場合には、例えば以下の手順を取る。まず、チップ製造者が、製造したチップに搭載されているP U F について、認証を行う回数と等しいかそれよりも十分大きい回数分のC R P を調べ記録し、製造者のサーバにC R P データのデータベースを作成しておく。チップ購入者がチップの認証を行う際には、製造者のサーバ

10

20

30

40

50

に認証の要求を行う。製造者のサーバは作成したデータベースからあるチャレンジ c を選び、ネットワークを介して、PUF に送信する。PUF は受け取ったチャレンジ c からレスポンス r を得て、製造者のサーバにレスポンス r を返す。最後に製造者のサーバは受け取ったレスポンス r とデータベース内の r' を照合し、一致すれば正規品と判定する。

【0022】

n 者 ($n > 2$) のユーザ認証を行う場合も同様にして、ユーザそれぞれが持つ PUF とサーバが持つユーザごとの CRP データベースとを用いる。各ユーザがサーバとの間でチャレンジとレスポンスを交換する通信を繰返してサーバが各ユーザを認証すれば、サーバを介してユーザ同士を認証することができる。

【0023】

CRP を秘密鍵として使い、一般的な暗号アルゴリズムと組み合わせる等の方法も提案されている。従来手法では、サーバが CRP データを保持し、ユーザが物理的な PUF を保持することを前提として手続きが定義されている。

【0024】

上記のように、従来の PUF の応用では、サーバへの CRP データの保存が必須であり、サーバへの CRP データの保存を不要化することが望まれる。

【0025】

< 2. 実施形態に係る PUF 回路群、PUF 回路群の製造方法、PUF 回路の使用方法及びネットワークシステムの概要 >

【0026】

(1) 実施形態に係る回路群 (回路グループ) は、物理的複製困難関数 (Physically Unclonable Function: PUF) 回路を複数含む PUF 回路群である。PUF 回路群は、2 又はそれ以上の PUF 回路の集合である。実施形態において、前記 PUF 回路群に含まれる複数の前記 PUF 回路それぞれは、互いに等価なチャレンジレスポンスペア (Challenge Response Pair: CRP) を持つ。異なる回路群 (回路グループ) 間では、従来の PUF と同様に、CRP が異なる。すなわち、前記 PUF 回路それぞれは、前記 PUF 回路群において固有の CRP を持ち、PUF 回路群内においては、各 CRP が等価である。等価な CRP を持つ PUF 回路群を使用することで、サーバへの CRP データの保存が不要となる。

【0027】

ここで、「複数の PUF 回路が等価な CRP を持つ」とは、複数の PUF 回路それぞれに同一のチャレンジが与えられたときに、複数の PUF 回路のレスポンスが極めて強く相関することを意味する。相関は、正でも負でもよい。すなわち、「複数の PUF 回路が等価な CRP を持つ」とは、同一のチャレンジに対して、複数の PUF 回路が常に完全に同一であるレスポンスを返すこと、または複数の PUF 回路のレスポンスが互いに論理反転関係にあるなど、自明な変換によりそれぞれのレスポンスが実質的に同一であるとみなすことができる、ことを意味する。

【0028】

図 2 は、実質的に同一のレスポンスを返すとみなせる PUF、および同一のレスポンスとはみなせない PUF の CRP の例を示している。図 2 では、チャレンジの一部 $c_0, c_1, \dots, c_{14}, \dots$ に対する PUF 1, PUF 2, PUF 3, PUF 4, PUF 5 のレスポンスが示されている。PUF 1 と PUF 2 のレスポンスは全て等しく、図示していないチャレンジに対しても同様にレスポンスが全て等しければ、PUF 1 と PUF 2 の CRP は明らかに完全同一であり、PUF 1 と PUF 2 は等価な CRP を持つといえる。次に、PUF 1 と PUF 3 の応答を比較すると、これらは互いに論理反転関係にある。この場合においても、図示していないチャレンジを含めて全てのレスポンスが互いに論理反転関係にあるならば、一方のレスポンスを反転することで他方のレスポンスに一致させることが出来る。したがって、PUF 1 と PUF 3 の CRP は実質的に同一であり、PUF 1 と PUF 3 は等価な CRP を持つといえる。

【0029】

10

20

30

40

50

P U F 1 と P U F 4 のレスポンスを比較すると、図 2 中の 15 ビットのレスポンスのうち一致するものは 7 ビットであり、一致の場所もランダムである。したがって、レスポンスには相関が見られず、明らかに P U F 1 と P U F 4 のレスポンスは等価であるとは言えない。

【 0 0 3 0 】

一方、P U F 1 と P U F 5 は大部分のレスポンスが等しいが、チャレンジ c9 に対するレスポンスだけが異なっている。P U F がばらつきを利用してその出力を決めていることから、従来の P U F においても、一般には、低い確率でのレスポンスの揺らぎは許容される。したがって、図示していない C R P を含め、例えば二つの P U F のレスポンスに対する一致性が予め決めたい値を上回る場合には、P U F 1 と P U F 5 のように完全一致が得られない場合にも等価なレスポンスを返す P U F とみなすことが出来る。

10

【 0 0 3 1 】

以下では、等価な C R P を持つ P U F 回路を equivalent response PUF (e r P U F) と呼び、図 3 A のように等価な C R P を持つ複数の e r P U F からなる群 (グループ) を e r P U F グループと呼ぶことがある。特に、図 3 B のように e r P U F グループが 2 つの e r P U F から構成されるとき、その e r P U F グループを e r P U F 対とも呼ぶ。例えば、図 2 では、(P U F 1 , P U F 2 , P U F 3 , P U F 5) が一つの e r P U F グループを構成している。

【 0 0 3 2 】

(2) 複数の前記 P U F 回路それぞれは、共通の物理的なばらつきに基づく、互いに等価な物理的特性を保持しており、複数の前記 P U F 回路それぞれの C R P は、前記物理的特性に基づいて定まっているのが好ましい。物理的なばらつきは、例えば、回路の製造ばらつきである。共通の物理的なばらつきは、単一の物理的なばらつきによって構成されていてもよいし、複数の物理的なばらつきによって構成されていてもよい。物理的特性は、例えば、抵抗値である。等価な物理的特性とは、等価な C R P が得られる程度に、物理的特性が共通していればよく、例えば、完全に同一の物理特性 (例えば、等しい抵抗値)、反転した物理特性 (例えば、反転関係にある抵抗値、より具体的には高抵抗と低抵抗)、実質的に同一の物理特性 (例えば、ほぼ等しい抵抗値) を含む。

20

【 0 0 3 3 】

(3) 複数の前記 P U F 回路それぞれは、前記物理的特性を保持する不揮発性メモリを有するのが好ましい。

30

【 0 0 3 4 】

(4) 前記不揮発性メモリは、メモリストア、フラッシュメモリ及び強誘電体メモリからなる群から選択される一つのメモリであるのが好ましい。メモリストアは、物理特性として抵抗値を保持することができる。なお、フラッシュメモリ及び強誘電体メモリなどメモリストア以外の他の不揮発性メモリを採用することもできる。

【 0 0 3 5 】

(5) 複数の前記 P U F 回路それぞれは、共通のチップから複数の前記 P U F 回路が切断により分離されたときの切断痕を有するのが好ましい。切断痕は、分離されたチップに残る切断面そのもののほか、切断箇所において途切れた残留配線も含む。

40

【 0 0 3 6 】

(6) 実施形態に係る回路群 (回路グループ) の製造方法は、物理的複製困難関数回路を複数含む P U F 回路群の製造方法である。製造方法は、共通の物理的なばらつきに基づく物理的特性を、複数のデバイスそれぞれに保持させることで、複数の前記デバイスを、互いに等価な C R P を持つ複数の P U F 回路にする設定工程を含む。

【 0 0 3 7 】

(7) 製造方法は、前記設定工程の前に、複数の前記デバイスを一体的に備えるチップを製造する工程を更に含むことができる。前記物理的特性としては、前記チップが有する物理的なばらつきに基づく物理的特性を利用できる。

【 0 0 3 8 】

50

(8) 製造方法は、前記設定工程の後に、前記チップ中の複数の前記 P U F 回路を分離する工程を更に含むことができる。この工程により、分離された複数の P U F 回路を得ることができる。

【 0 0 3 9 】

(9) 前記物理的特性は、複数の前記デバイスにおける少なくとも 2 つのデバイスそれぞれが有する物理的なばらつき相互の関係に基づく物理的特性であってもよい (図 4 C 参照、図については後述する) 。すなわち、共通の物理的なばらつきとして、複数の物理的なばらつきを用い、それら複数の物理的なばらつき相互の関係で物理的特性を決めることができる。なお、物理的特性の決定に用いられる複数の物理的なばらつきは、全デバイスの物理的なばらつきであってもよいし、全デバイスのうちの 2 以上のデバイスの物理的なばらつきであってもよい。

10

【 0 0 4 0 】

(1 0) 前記物理的特性は、複数の前記デバイスにおける特定のデバイスの物理的なばらつきに基づく物理的特性であってもよい (図 4 B 参照、図については後述する) 。

【 0 0 4 1 】

(1 1) 前記物理的特性は、複数の前記デバイス以外のばらつき源の物理的なばらつきに基づく物理的特性であってもよい (図 4 A 参照、図については後述する) 。なお、ばらつき源は、チップ内に存在するが前記デバイス以外の箇所が存在するばらつき源であってもよいし、チップ外に存在し、デバイスに接続されたばらつき源であってもよい。

【 0 0 4 2 】

(1 2) 複数の前記デバイスそれぞれは、前記物理的特性を保持する不揮発性メモリを有することができる。

20

【 0 0 4 3 】

(1 3) 前記不揮発性メモリは、メモリストア、フラッシュメモリ及び強誘電体メモリからなる群から選択される一つのメモリであるのが好ましい。

【 0 0 4 4 】

(1 4) 実施形態に係る方法は、通信ネットワークにより接続された複数の拠点それぞれが、互いに等価なチャレンジレスポンスペア (Challenge Response Pair: C R P) を持つ物理的複製困難関数 (Physically Unclonable Function: P U F) 回路を使用することを

30

【 0 0 4 5 】

(1 5) 実施形態に係るネットワークシステムは、通信ネットワークにより接続された複数の拠点それぞれが、互いに等価なチャレンジレスポンスペア (Challenge Response Pair: C R P) を持つ物理的複製困難関数 (Physically Unclonable Function: P U F) 回路を有する。

【 0 0 4 6 】

< 3 . 実施形態に係る P U F 回路群 (e r P U F グループ) , e r P U F グループの製造方法 , e r P U F グループの使用方法 , 及びネットワークシステムの例 >

【 0 0 4 7 】

< 3 . 1 e r P U F の製造方法 , 値設定 >

40

【 0 0 4 8 】

P U F では、C R P がチップ固有となるように、何らかの物理的なばらつき源を用いてレスポンスが決定される。原理的には、同一グループに属する e r P U F が、一つのばらつきを共通に用いることでレスポンスを同一とし、異なるグループに属する P U F 間では、それぞれ別のばらつきを用いるように回路を作成することで、そのレスポンスを異なるものにできる。これを考慮すれば、e r P U F グループは、様々な方法で作成できる。

【 0 0 4 9 】

図 4 A , 図 4 B , 図 4 C に、e r P U F 対を例として、e r P U F グループを製造するための基本的な方法を示している。実施形態においては、複数の e r P U F 1 , e r P U F 2 が同じレスポンスを返せるように、ばらつき源 4 5 から得られる値 V を参照して、e

50

erPUF1, erPUF2が同じレスポンスを返せるような構成をとっている。このため、例えば、同じばらつき源45から得られるランダムな値Vが共通に書き込んである不揮発性メモリ回路は、erPUFとして機能する。ランダムな値Vは、不揮発性メモリ回路のセルに保持される。この場合には、アドレス生成器47によって生成されたアドレスADがチャレンジ、アドレスにより指定されるメモリセルが保持する値が、そのレスポンスとなる。

【0050】

なお、図4により作成されるerPUFと、既存の不揮発性メモリ回路は、明らかに異なっている。erPUF1には、ばらつき源45に由来するランダムな値があらかじめ書き込んであり、かつ、等価なCRPを持つ別のerPUF2が存在するためである。

10

【0051】

図4Aは、erPUFの作成方法の例である。図4Aの方法では、アドレス生成器47から与えられるアドレス(チャレンジに相当)ADを、erPUF1とerPUF2が共通に用いて、一つのばらつき源45から得られる出力値Vをそれぞれ共通のアドレスに記憶する。ばらつき源45としては、例えばトランジスタの熱雑音等から乱数を発生する物理乱数を用いることが出来る。または、計算機等を用いて得られる擬似乱数を用いることも可能である。

【0052】

図4Bは、erPUFの別の作成方法の例である。図4Bの方法では、erPUF対の一方(図4BではerPUF1)に含まれるばらつき源45から得られる値を、他方(図4BではerPUF2)にコピーすることにより、erPUF対を作成する。もちろん、この役割を適宜交換すること、すなわち、アドレス空間の前半部分の値をerPUF1のばらつき源45を使って定めてerPUF2へコピーし、アドレス空間の後半の値をerPUF2のばらつき源を使って定めてerPUF1へコピーするなど、双方向にデータをやり取りするような構成も可能である。

20

【0053】

図4Cは、erPUF対それぞれに含まれるばらつき源45, 46の相互の関係から、erPUF対の値を決める方法の例である。図4Cの方法による構成を「相互型erPUF」と呼ぶことにする。相互型erPUFについては、後ほど、具体的な回路構成例を用いて詳細に説明する。

30

【0054】

図4A, 図4B, 図4Cに示す方法は、3以上のerPUFへ拡張することも容易である。なお、アドレス生成器47は、全てのアドレスを順次生成できれば良いことから、簡単なカウンタ等で構成できる。また、図4B, 図4Cでは、erPUF1が図示しないアドレス生成器を持ち、アドレス信号ADをerPUF2に渡す前提で描かれているが、アドレスは、図4Aに示すように、erPUF1の外部から与えてもよい。また、erPUF1, erPUF2の両方がアドレス生成器を持つように構成することも可能である。この場合、信号ADは両者を同期させるためのリセット信号やクロック信号として用いることとなる。

【0055】

図4A, 図4B, 図4Cに示した作成方法によれば、erPUFを極めて容易に作成できる。一方で、値設定の際のセキュリティが必ずしも完全でない場合がある。erPUF1とerPUF2に書き込まれる値は、製造時にADやV等の信号を直接観測できる者、典型的にはerPUF対の作成を担当する人間等が観測し、記録出来る可能性がある。製造者が完全には信頼できないような場合には、ADやVを観測した情報が用いられてerPUFの実体を持たない第三者による「なりすまし」が可能となり得るため、ADやV等の信号は、製造者からも直接の観測が困難な形、例えば、チップ内に配線した状態で値を設定することが望ましい。

40

【0056】

< 3.2 相互型erPUFの作成方法 >

50

【0057】

図5は、「相互型erPUF対」の製造フローを示す。ここでは、erPUF対の例を用いて説明するが、この製造フローはerPUFグループにおいても同様である。また、この製造フローは、相互型erPUF以外のerPUFの製造にも適用できる。

【0058】

ここでは、単一チップ上にerPUF対を形成し、その後、それぞれのerPUFを切り離す場合について説明する。このような製造方法をとれば、先に述べた観測によるセキュリティ上の懸念を低減できる。ただし、単一チップ上にerPUF対を形成することは必須ではない。予め分離して作成されたerPUFチップに同じ値を書き込む場合についても、チップ間での信号をやり取りするための接続を行う必要があることを除けば、以下

10

【0059】

まず、複数のerPUFが搭載されたチップ（半導体チップ）を設計しその製造を行う（図5のステップS1）。このチップにはグループをなす複数のerPUFと、erPUFへの、ばらつき書き込みおよび読み出しを行うための周辺回路とが同時に搭載されるため、各erPUFは互いにチップ上の配線により接続されている。なお、ばらつき書き込みを、「値書き込み」または「値設定」ということがある。また、後述のステップS2における値設定がされる前のerPUFを、単にデバイスという。

【0060】

次に、各デバイスをerPUFとして機能させるため、各デバイスに値設定を行う（図5のステップS2）。先に述べたように、共通のエントロピー源を使用して、各erPUFが等価なCRPを持つようにerPUFへの値書き込みを行う。これにより、各デバイスそれぞれが、等価なCRPを持つerPUFとなり、erPUFグループが生成される。

20

【0061】

その後、チップを切断して、各erPUFを別々のチップに分離する（図5のステップS3）。必要に応じて、上記で設定したCRPの書き換えを防ぐための書き込み回路を無効化する。書き込み回路を分離し破棄するなど、チップの切断により書き込み回路の無効化を同時に行うことができる場合には、この処理は省略できる。

【0062】

< 3.3 erPUFの回路実現例 >

【0063】

< 3.3.1 クロスカップリング型erPUFの基本回路 >

【0064】

ここでは、不揮発性メモリであるメモリスタ MR_L 、 MR_R を用いて、erPUFを構成する。メモリスタ MR_L 、 MR_R は、通過した電荷を抵抗値として記憶可能な素子であり、抵抗値をプログラム（設定）する際には、高い電圧を与え多くの電流を流す。抵抗値を読み出す際には、プログラム（設定）された抵抗値を変更しない低い電圧を用いる。以下、メモリスタに抵抗値をプログラムする高い電圧を与えることを、ストレスを与える、と呼ぶ。

40

【0065】

図6A、図6Bに示すクロスカップリング型回路を用いることで、erPUF対を実現できる。これらの回路では、左右ペアをなす回路双方に同時にストレスを与えると、一方のメモリスタ MR_L 、 MR_R にのみ強いストレスがかかることを利用する。強くストレスのかかったメモリスタは他方のメモリスタと比較して高抵抗となるが、左右のどちらが高抵抗、低抵抗となるかは、主としてメモリスタ MR_L 、 MR_R の初期ばらつきにより決まる。例えば高抵抗のメモリスタを含む場合を1、高抵抗のメモリスタを含まない低抵抗の場合を0として扱えば、これは対をなす二つのPUFと考えることができる。ここで二つのPUFの値は強い負の相関を持つことから、これをerPUFとして使うことができる。

50

【 0 0 6 6 】

クロスカップリング型回路は、NMOSトランジスタ、PMOSトランジスタのいずれを用いても実現可能である。NMOSを用いたクロスカップリング型回路を図 6 A に示し、PMOSを用いたクロスカップリング型回路を図 6 B に示す。図 6 A、図 6 B の回路はいずれも、一つのチップ 6 0 内に作成される。また、図 6 A、図 6 B は、いずれも C R P の 1 ビット分の回路であり、実際のチップ 6 0 内には、多ビット分の回路が存在する。

【 0 0 6 7 】

以下では、NMOSを用いる場合について主に説明する。NMOSを用いたクロスカップリング回路では、メモリスタ M_{R_L} 、 M_{R_R} と NMOS トランジスタ M_L 、 M_R とを組 (M_{R_L} と M_L 、および M_{R_R} と M_R) としてそれぞれ擬似インバータの形に接続する。擬似インバータの 1 対について、互いの出力である V_R 、 V_L を互いの入力 (MOS トランジスタ M_L 、 M_R のゲート) 端子に接続する。

10

【 0 0 6 8 】

図 6 A に示す回路の動作を説明する。いま、左右のメモリスタ M_{R_L} 、 M_{R_R} の初期抵抗値をそれぞれ R_L と R_R とする。 $R_L > R_R$ である場合の書き込み時における波形を図 8 A に示す。まず、 $V_{dd} = V_{ss} = 0 V$ から出発し、タイミング 8 1 において、 V_{dd} を低電圧から高電圧に上げる。 $R_L > R_R$ であるため $V_L < V_R$ となり、図 7 A のように M_L はオン状態、 M_R はオフ状態となり、 V_L の電圧は変化しないが、 V_R の電圧は V_d まで上昇する (図 8 A のタイミング 8 2)。 V_R の上昇により M_{R_R} には電圧がかからないが、 M_{R_L} にはストレスがかかり抵抗値 R_L が上昇する (図 8 A のタイミング 8 3)

20

【 0 0 6 9 】

図 6 B に示す PMOS トランジスタを用いた e r P U F 対についても、メモリスタの抵抗値書き込み動作は同様である。 $V_{dd} = V_{ss}$ の初期状態から、 V_{ss} の電位を下げる。 $R_L > R_R$ である場合の書き込み時における波形を図 8 B に示す。タイミング 8 1 において、 V_{ss} を高電圧から低電圧に落とすと、 $R_L > R_R$ であるため $V_L > V_R$ となり、図 7 B のように M_L はオン状態、 M_R はオフ状態となる。このとき、 V_L の電圧は変化しないが、 V_R の電圧は V_{ss} となる (図 8 B のタイミング 8 2)。これにより M_{R_R} にはストレス電圧がかからないが、 M_{R_L} にはストレスがかかり抵抗値 R_L が上昇する (図 8 のタイミング 8 3)。

30

【 0 0 7 0 】

回路が対称であるから、 $R_L < R_R$ の場合には M_{R_R} へのみストレスがかかり抵抗値 R_R のみが上昇する。以上のストレス印加により二つのメモリスタのいずれかが高抵抗となる。この動作により、2つのメモリスタ M_{R_R} 、 M_{R_L} から、応答が互いに論理反転関係にあるメモリセルを作成できる。この処理は、図 5 のステップ S 2 の「P U F の値設定」(のうちの 1 ビット分) に相当する。

【 0 0 7 1 】

この書き込み動作を行った後、図 6 中の点線で示している位置 6 1 でチップ 6 0 を切断し、対を切り離す。この処理は、図 5 におけるステップ S 3 の「チップの切断」に相当する。位置 6 1 は、切り離されたチップにおける切断面となる。また、切り離されたチップには、切断により途切れた配線 (残留配線) が残る。残留配線は、例えば、 M_L と V_R とを接続していた配線の一部である。切断面及び残留配線は、切断痕の一例である。

40

【 0 0 7 2 】

切断後の基本回路構造を読み出し経路とともに図 9 A、9 B に示す。それぞれの e r P U F のレスポンスを生成する際には、書き込まれている値が破壊されないよう、 V_{dd} を読み出し用の電圧とする。MOS トランジスタ M_L 、 M_R のゲート端子にバイアス電圧 V_{input} を入力して V_{read} と参照電圧 V_{ref} をコンパレータ 9 1 で比較して 0 または 1 のレスポンスとして出力する。

【 0 0 7 3 】

< 3 . 3 . 2 クロスカップリング型 e r P U F 対 >

50

【0074】

図10は、上の基本回路を用いたerPUF回路(デバイス)106, 107を備えるチップ(製造チップ)110の例を示す。erPUF106, 107は、それぞれアレイ回路101, 102を備えている。アレイ回路101, 102は、図6A, 6Bに示す基本回路構造(切断後)をセルとして複数備える回路である。

【0075】

製造時の値設定には、書き込み制御回路103と信号制御回路104を使用し、両アレイ回路の同位置のメモリストタ(セル)にストレスを印加し抵抗値を書き込む。製造後にはカッターライン105でチップ110を切断し、第1erPUFチップ106と、第2erPUFチップ107と、書き込み制御回路103と、に分ける。書き込み制御回路103は不要であるため、カッターライン105が書き込み制御回路103上を横切るようにすれば、切断は1回でもよい。

10

【0076】

チップの切断後、erPUFとして用いる場合には、I/O回路109から与えられる読み出しアドレス(チャレンジ)に基づき、読み出し制御回路108と信号制御回路104を用いてレスポンスを出力する。出力されたレスポンスは、読み出し制御回路108からI/O回路109に与えられる。なお、本例では行選択にnビット、列選択にmビットを用いるため、チャレンジとなるアドレスはn+mビットである。そのため、アレイ回路は $N=2^n$ 行、 $M=2^m$ 列で構成され、CRPは $N \times M$ 個である。以下ではそれぞれの回路構造を詳しく説明する。

20

【0077】

<3.3.3 クロスカップリング型erPUF対におけるアレイ回路>

【0078】

図11は、erPUF106, 107が備えるアレイ回路101, 102を示す。アレイ回路101, 102では V_{r_i} と V_{s_i} を同じ行毎に、 V_{x_j} と V_{y_j} を同じ列毎に共有する。なお、iは、1からNであり、jは、1からMである。また、書き込み制御回路103によって、erPUF101の V_x とerPUF107の V_y とを繋ぐ配線、erPUF106の V_y とerPUF107の V_x とを繋ぐ配線がそれぞれ交差するように接続して、選択されたセルのメモリストタへ抵抗値の書き込みを可能としている。

30

【0079】

図12Aは、NMOSトランジスタを用いる場合のi行j列目の「セル」111の回路構造を示す。ここで、erPUF106とerPUF107の二つの回路は、回路図上は同一である。図12Aのセル111は、図6Aの切断線61で分割した回路にNMOSトランジスタによるスイッチ M_x , M_y を備えている。ストレス印加時には、 V_{r_i} を高電圧 V_{dd} とする。erPUF106とerPUF107のアレイ回路101, 102は全く同じ回路構造であるため、アレイ回路101, 102中の選択セル111が、図6Aと同じ回路を形成できるよう、たすきがけに接続する。すなわち、erPUF106のセル111の端子 V_{x_j} とerPUF107のセル111の端子 V_{y_j} を接続し、erPUF106のセル111の端子 V_{y_j} とerPUF107のセル111の端子 V_{x_j} を接続し、スイッチ M_x , M_y を閉じれば、図6Aと同様の回路が実現される。

40

【0080】

図12Bは、PMOSトランジスタを用いる場合のセル回路を示す。NMOSトランジスタを用いる場合と同様の回路構造であるが、スイッチ M_x , M_y をPMOSトランジスタとし、ストレス印加時には V_{r_i} を負電圧とする点等が異なる。

【0081】

<3.3.4 クロスカップリング型erPUF対における書き込み制御回路と書き込み動作>

【0082】

erPUF製造時の値設定に用いる書き込み制御回路103と信号制御回路104について、アレイ回路101, 102のセル111にNMOSトランジスタを用いる場合を例に説

50

明する．図13は，書き込み制御回路103の例を示している．後に別チップとして切り分けられるデバイス，第1erPUF106と第2erPUF107とを同一チップ（製造チップ）上に作成している．両者106，107の他に書き込み制御回路103がある．

【0083】

書き込み制御回路103によって生成された V_x と V_y は，第1erPUF106と第2erPUF107のアレイ回路101，102に入力される．第1erPUF106のセル111と第2erPUF107のセル111とでクロスカップリング回路を構成するため， V_x と V_y を交差して接続する．すなわち，第1erPUF106の V_{x_j} の端子134と第2erPUF107の V_{y_j} の端子135を接続し，第1erPUF106の V_{y_j} の端子136と第2erPUF107の V_{x_j} の端子137を接続する．

10

【0084】

この回路103では，カウンタ131により生成された行アドレスを用いて，1行毎にセル111への値設定を行う．ストレス電圧の印加時間は，タイミング制御回路132から出力される V_t により制御する． V_{x_j} ， V_{y_j} には，別の行の書き込みによる電荷が残ることで本来設定されるべき値を変えてしまう可能性があることから，タイミング制御回路132から出力される V_{RESET} 信号により，スイッチトランジスタ M_{A_j} ， M_{B_j} を介して， V_{x_j} ， V_{y_j} をリセット可能とする．

【0085】

図14は，信号制御回路104を示す．書き込み時には，信号制御回路104のセレクタ143に書き込み選択信号が与えられ，書き込み制御回路103から出力された書き込み行アドレスが，ワンホットエンコーダ141に与えられる．信号制御回路104は，書き込み制御回路103から出力された書き込み行アドレスから，アレイ回路101，102に与えられる書き込み行アドレスを，ワンホットエンコーダ141を用いて生成し，アレイ回路101，102の V_s と V_r に入力する．ここでは，ストレス印加を行選択後に行うため， V_r の印加を遅延回路142により遅延させている．遅延回路は，書き込み時には書き込み用の高い電源電圧（例えば2.5V）を，読み出し時には通常の電源電圧（例えば1.2V）を出力する．

20

【0086】

図15は， i 行目の値設定（書き込み）を例に各信号の動作タイミングを示す．まず，タイミング制御回路132から出力された V_{RESET} により， V_x と V_y を V_{ss} とする（図15のタイミング151）．次にタイミング制御回路132から出力されたクロック信号CLKにより（図15のタイミング152），カウンタを $i-1$ から i にインクリメントする（図15のタイミング153）．さらに，タイミング制御回路132は， V_t を立ち上げて行アドレスを選択する（図15のタイミング154）．これにより V_{s_i} が立ち上がり， i 行目の全セルがクロスカップリング回路となる（図15のタイミング155）．次いで V_{r_i} がセルのメモリスタに印加されることで i 行目の全てのメモリスタにストレス電圧が印加され，メモリスタに抵抗値が書き込まれる（図15のタイミング156）．

30

【0087】

以上の回路構造と入力信号はアレイ回路のセルにNMOSトランジスタを用いた場合の回路と信号であるが，PMOSトランジスタを用いる場合も，信号の極性を反転させる等により同様の回路で構成できる．

40

【0088】

< 3.3.5 クロスカップリング型erPUF対における読み出し制御回路と読み出し動作 >

【0089】

図16は，読み出し制御回路108の構成例を示す． V_x には，読み出し用の電圧 V_{input} （例えば0.4V）を入力し，アレイ回路101，102において読み出し行アドレスによって指定された行のセルから V_y にあらわれる電圧を，コンパレータ163において，参照電圧 V_{ref} と比較する．読み出すべき列を，読み出し列アドレスに基づき，列

50

選択回路 164 により選び、特定の一つのセルから得られたレスポンスを出力する。複数レスポンスを同時に用いるような応用では、列選択回路を設けず、1列分のレスポンスを一度に出力するような構成も可能である。

【0090】

読み出し行アドレス (n ビット) 及び読み出し列アドレス (m ビット) は、I/O回路 109 (図10参照) から、信号制御回路 104 及び読み出し制御回路 108 へ与えられる。I/O回路 109 は、チャレンジを読み出しアドレス ($n+m$ ビット) として受け取り、読み出しアドレスの上位 n ビットを、読み出し行アドレスとして信号制御回路 104 へ与え、下位 m ビットを、読み出し列アドレスとして読み出し制御回路 108 へ与える。

【0091】

図14に戻り、レスポンスの読み出し時には、信号制御回路 104 のセクタ 143 に読み出し選択信号が与えられ、I/O回路 109 から出力された読み出し行アドレスが、ワンホットエンコーダ 141 に与えられる。ワンホットエンコーダ 141 は、与えられた読み出し行アドレスから、アレイ回路 101、102 に与えられる読み出し行アドレスを生成し、アレイ回路 101、102 の V_s と V_r に入力する。

【0092】

< 3.3.6 インバータリング型 >

【0093】

図17は、メモリストアを用いる別の $erPUF$ の構成例を示す。メモリストアは、両端にストレス電圧を与えることで抵抗値を書き込める。そこで、0/1を対として出力する任意の0/1出力回路 170 を複数のメモリストア $MMR1$ 、 $MMR2$ の両端に接続して電位差を与えれば、様々な回路により $erPUF$ を作成できる。

【0094】

例えば、図17において、両出力端 $nodeL$ 、 $nodeR$ の値が、($nodeL=0$ 、 $nodeR=1$) または ($nodeL=1$ 、 $nodeR=0$) となるような0/1出力回路 170 を用い、メモリストア $MMR1$ 、 $MMR2$ にプログラム可能な電位差を与えれば、メモリストア $MMR1$ 、 $MMR2$ に同じ抵抗値 (いずれも高抵抗、またはいずれも低抵抗) を与えることができる。

【0095】

ここでは、メモリストア $MMR1$ 、 $MMR2$ を同方向にしているため、メモリストア $MMR1$ 、 $MMR2$ の書き込み結果が揃うが、メモリストア $MMR1$ 、 $MMR2$ の向きを互いに逆とすれば書き込み結果は互いに反転状態となる。

【0096】

メモリストア $MMR1$ 、 $MMR2$ への値書き込み後は0/1出力回路 170 は不要となるため、図17では、チップをカットライン 171、172 にて切断し、2つのメモリストア $MMR1$ 、 $MMR2$ からなる $erPUF$ 対を作成している。この回路は図4Aの例となっており、0/1出力回路 170 が、図4Aのばらつき源 45 に相当する。すなわち、図17の回路における値書き込みは、一つのばらつき源を用いて $erPUF$ 対の書き込みを行うことと等価である。図4Bに示すように、一方の $erPUF$ 中のばらつき源をもとに0/1出力を得る構成や、図4Cに示すようにエントロピー源を $erPUF$ 対で分散して持つ構成も可能である。

【0097】

図18A、図18B、図18Cは、 $erPUF$ セル対の具体的な回路構成例を示す。これらの回路ではいずれも、0/1出力回路 170 を、それぞれの出力端子を相手の入力端子に接続するインバータ 181、182 の対により実現している。これは、SRAM PUFと原理的には同じ回路であるが、これを用いて2つ (以上) からなる $erPUF$ を作成する点が異なっている。

【0098】

図18Aでは、CUTLINE1、CUTLINE2でチップを切断することで図17と同様に $MMR1$ 、 $MMR2$ による $erPUF$ 対を得ると同時に、0/1出力回路 170 を破棄できる。この回路を用いて、図4Bの形を構成できることは自明である。

10

20

30

40

50

【 0 0 9 9 】

また，図 1 8 A の回路を変形すると，図 1 8 B のような回路構成が可能である．CUTLIN E3で切断することで，ばらつき源となるインバータ 1 8 1 ， 1 8 2 をチップ毎に分散してもたせて e r P U F 対を得ることができ，図 4 C の形を構成できる．

【 0 1 0 0 】

さらに，0/1出力回路 1 7 0 は最小トランジスタサイズで設計されることが一般的であるため，十分な駆動力が得られない場合がある．例えば図 1 8 C のようにバッファ回路（ここではインバータ 1 8 3 ， 1 8 4 ）等を介してメモリスタをプログラムすることで，メモリスタへの値の書き込みを高速に，高電圧で行うことも可能である．

【 0 1 0 1 】

10

このような回路形式では，3以上の e r P U F からなる e r P U F グループの構成は容易である．図 1 9 のように0/1出力回路 1 7 0 の出力を任意個のメモリスタ M M R 1 ， M M R 2 ， M M R n に（バッファを介して）接続することにより e r P U F グループを容易にプログラムできる．さらに，値が書き込まれるのはメモリスタである必要はなく，図 2 0 のように0/1出力回路 1 7 0 の出力を任意個のメモリ 2 0 1 ， 2 0 2 ， 2 0 3 に書き込むことでも e r P U F グループを生成可能である．メモリ 2 0 1 ， 2 0 2 ， 2 0 3 は，フラッシュメモリや強誘電体メモリ等の不揮発性メモリであるのが好ましい．

【 0 1 0 2 】

< 3 . 3 . 7 N B T I 型 >

【 0 1 0 3 】

20

本発明のさらに別の実現形態として，標準的なCMOSプロセス技術のみを用いて e r P U F を実現する方法がある．SRAMメモリセルにストレス電圧を与えることでNBTI（負バイアス電圧温度不安定性：Negative Bias Temperature Instability）現象を生じさせ，これによりメモリセルを構成するトランジスタの特性の一つである駆動力を変え，メモリセルの安定性を向上させる特性ばらつきの自己修復が提案されている（N. E. Alias, A. Kumar, T. Saraya, S. Miyano, and T. Hiramoto, "NBTI Reliability of PFETs under Post-Fabrication Self-Improvement Scheme for SRAM," IEICE Transactions on Electronics, vol. E96.C, no. 5, pp. 620-623, 2013. : 以下，「参考文献」という）．このNBTI現象を応用することでも，e r P U F が実現できる．

【 0 1 0 4 】

30

まず，準備としてNBTI現象を利用したSRAMメモリセルの自己修復について説明する．図 2 1 A にSRAMメモリセルの原理的な回路図を示す．説明を単純化するため，アクセストランジスタは省略している．SRAMメモリセルを構成するインバータの入出力特性の概形は図 2 1 B のような形である．いま，入出力特性の傾きが最大となる位置を論理しきい電圧 V_{1t} と呼ぶものとする．SRAMメモリセルは，インバータが二つ（INV1とINV2）組み合わされた形となっている．図 2 1 C に，図 2 1 A に示す回路の論理しきい電圧 V_{1t1} と V_{1t2} の例を示す．図 2 1 C はバタフライカーブと呼ばれ，二つのインバータの入出力特性により囲われる領域が大きいほどメモリセルが安定であることを意味する．

【 0 1 0 5 】

40

いま電源電圧Vddを0Vから上げていくと，INV1とINV2それぞれの論理しきい電圧 V_{1t1} と V_{1t2} について，より高い論理しきい電圧を持つインバータの出力ノードが論理 1 ，他方が論理 0 となる．この例では，node1が論理 0 ，node2が論理 1 となる．参考文献は，電源電圧をさらに上げると，オンとなっているトランジスタMP₁に選択的にNBTI現象が生じることを利用した自己修復を提案している．NBTI現象を起こす電源電圧を繰返し与えることで，MP₁のしきい値が上がり電流が減少する．その結果，INV2の論理しきい電圧 V_{1t2} が低下する．これを繰り返すと，最終的には V_{1t2} を V_{1t1} にほぼ一致させることができる．

【 0 1 0 6 】

次に，NBTIを用いて e r P U F を構成する方法を説明する．図 2 2 が 1 ビット分のレスポンスを出力する回路の一例である．

50

【0107】

チップの製造後の書き込みは次のように行う。まず、スイッチ 1 をすべて閉じ、スイッチ 2 はすべて開ける。これにより、インバータ INV1 とインバータ INV4 が SRAM メモリセルと同様の形で接続される。また、インバータ INV2 とインバータ INV3 が SRAM メモリセルと同様の形で接続される。先に述べたように、INV1-INV4 と INV2-INV3 とからなる二つのインバータペアについて NBTI ストレスを与える。すると、INV1 と INV4 を構成する PMOS トランジスタと NMOS トランジスタの論理しきい電圧がほぼ等しい値 V_{14} をとるようになる。また、INV2 と INV3 を構成する PMOS トランジスタと NMOS トランジスタの論理しきい値がほぼ等しい値 V_{23} をとる。ただし、 V_{14} と V_{23} は互いに無関係であり、インバータのペア毎にばらついている。論理しきい値の操作を行なった後、CUTLINE でチップの切り離しを行う。

10

【0108】

切り離し後には 1 のスイッチは事実上開いており、2 のスイッチを閉じることにより、INV1-INV2 からなる SRAM メモリセルと、INV3-INV4 からなる SRAM メモリセルがそれぞれのチップ上にできる。この二つの SRAM メモリセルは、SRAM PUF の基本セルと同じ形となっている。ただし、これらの二つの SRAM メモリセルは、先に行なった電源電圧操作による NBTI ストレス印加により、INV1 と INV4、INV2 と INV3 の論理しきい値がそれぞれほぼ等しくなっている。一方で、 V_{14} と V_{23} は、チップ製造時のばらつきによりランダムに決定されている。ゆえに、 V_{14} が V_{23} よりも高ければ、node1L と node2R が論理 1、node1R と node2L が論理 0 となる。逆に V_{14} が V_{23} よりも低ければ、node1L と node2R が論理 0、node1R と node2L が論理 1 となる。クロスカップル型と同様にアレイ構成として適切に周辺回路を設計すれば、二つのチップの対応するセルに同じ情報を記録できていることになるため、erPUF として使用できる。

20

【0109】

< 3.4 実施形態に係る PUF の使用方法例及び PUF を利用したネットワークシステム例 >

【0110】

< 3.4.1 チップ認証 >

【0111】

チップ認証とは、製造されたチップが正規品であるかを判定する真贋判定のことであり、安全性が要求される応用では必須の手続きとなる。従来の PUF では、チップ認証を行うために十分な数の CRP データを読み出してデータベースを作成、保持する必要があった。しかし、erPUF を用いることにより、このようなデータベースを使用することなくチップ認証が行える。

30

【0112】

erPUF 対を用いたチップ認証方式では、チップ製造者は erPUF 対 (第 1 erPUF、第 2 erPUF) を作成し、片方 (第 1 erPUF、またはそれを組み込んだ機器) をチップ購入者に販売し、他方 (第 2 erPUF) を製造者が所持しサーバとなる。チップ製造者の拠点とチップ購入者の拠点が通信ネットワークを介して接続されたネットワークシステムが構築される。チップ購入者がチップの認証を行う際にはまず、ネットワークを介して、製造者に認証の要求を行う。それに応じて製造者はチャレンジ C を生成し、ネットワークを介して、チップ購入者に送信する。チップ購入者は、チャレンジ C から、第 1 erPUF (またはそれを組み込んだ機器) のレスポンス R_1 を得て製造者に、ネットワークを介して送信する。製造者は第 2 erPUF のレスポンス R_2 を求める。製造者は、 R_1 と R_2 を比較し、これらが等価であると判断できれば正規品と判定できる。これは、 k チップ (k は 2 以上の整数) からなる erPUF グループを用いて、製造者と $(k-1)$ 個のチップとの間で認証を行う拡張は、自明に可能である。

40

【0113】

< 3.4.2 セキュア通信 >

【0114】

従来は通信者間で秘密鍵の交換をする必要があった通信はすべて、erPUF を応用し

50

た安全な通信に置き換えることが出来る。

【0115】

erPUF群を利用してk者間でセキュアな通信を行うネットワークシステムの例を図23に示す。通信ネットワーク（通信路）にて接続された複数の拠点（端末）A1～Akの間でセキュア通信を行いたい場合には、事前に物理的な流通方法により同じerPUFグループに属するerPUFの物理的な実体をそれぞれが持つ。図に示すとおり、端末A1～Akは、同じグループのerPUFを用いてレスポンスを得られるようになっていれば、必ずしも同一の構成でなくても良い。

【0116】

例えば、端末A1と端末A2の二者間でセキュアな通信を行う場合には、まず端末A1が乱数生成器などを用いてチャレンジCを生成して、通信経路を介してそれを端末A2に渡す。それぞれが持つerPUFにチャレンジCを与えてレスポンスRを生成すれば、A1とA2は実質的に秘密鍵Rを共有していることとなるから、以降の通信ではレスポンスRを何らかの形で用いた共通鍵暗号方式等による通信が可能となる。三者間以上であっても同様に、秘密鍵をやりとりすることなく秘密鍵を共有できることは明らかである。

10

【0117】

<3.4.1 その他>

【0118】

さらに同様に、デジタル署名が暗号化・復号化とほぼ同様の手続きであることから、erPUFを用いた安全な秘密鍵の共有を利用すれば、k者間のデジタル署名も実現可能であることは明らかである。また、erPUFのレスポンスを擬似乱数の初期値に用いれば、erPUFを持つ者の間でだけ共通であることを保証する、擬似乱数の系列を得ることが可能になる。

20

【0119】

<4.付記>

【0120】

本発明は、上記実施形態に限定されるものではなく、様々な変形が可能である。

【符号の説明】

【0121】

1	: ICチップ	30
2	: 入力回路	
3	: PUF回路	
4	: 出力回路	
5	: マイコン回路	
6	: チップ	
21	: 認証制御回路	
22	: 主要回路	
45	: ばらつき源	
46	: ばらつき源	
47	: アドレス生成器	40
60	: チップ	
61	: 切断線	
91	: コンパレータ	
101	: アレイ回路	
102	: アレイ回路	
103	: 書き込み制御回路	
104	: 信号制御回路	
105	: カットライン	
106	: 第1erPUF	
107	: 第2erPUF	50

- 1 0 8 : 読み出し制御回路
- 1 0 9 : I / O 回路
- 1 1 0 : チップ
- 1 1 1 : セル
- 1 3 1 : カウンタ
- 1 3 2 : タイミング制御回路
- 1 3 4 : 端子
- 1 3 5 : 端子
- 1 3 6 : 端子
- 1 3 7 : 端子
- 1 4 1 : ワンホットエンコーダ
- 1 4 2 : 遅延回路
- 1 4 3 : セレクタ
- 1 6 3 : コンパレータ
- 1 6 4 : 列選択回路
- 1 7 0 : 0/1出力回路
- 1 7 1 : カットライン
- 1 7 2 : カットライン
- 1 8 1 : インバータ
- 1 8 2 : インバータ
- 1 8 3 : インバータ
- 1 8 4 : インバータ
- 2 0 1 : メモリ
- 2 0 2 : メモリ
- 2 0 3 : メモリ

10

20

【 図 1 】

【 図 2 】

図 1A




図 1B




図 1C




図2

challenge	response				
	PUF1	PUF2	PUF3	PUF4	PUF5
e0	0	0	1	0	0
e1	1	1	0	1	1
e2	1	1	0	0	1
e3	0	0	1	1	0
e4	1	1	0	0	1
e5	0	0	1	0	0
e6	0	0	1	0	0
e7	0	0	1	1	0
e8	1	1	0	0	1
e9	1	1	0	1	0
e10	1	1	0	0	1
e11	0	0	1	1	0
e12	1	1	0	1	1
e13	0	0	1	0	0
e14	0	0	1	1	0
⋮	⋮	⋮	⋮	⋮	⋮

【 図 3 】

図3A





図3B



【 図 4 】

図4A




図4B






図4C



【 図 5 】

図5



【 図 6 】

図6A





図6B



【 図 7 】

図7A





図7B



【 図 8 】

図8A





図8A



【 図 9 】

図9A






図9B




【 図 1 0 】

図10



【 図 1 1 】

図11



【 図 1 2 】

図12A






図12B




【 図 1 3 】

図13




【 図 1 4 】

図14




【 図 1 5 】

図15




【 図 1 6 】

図16



【 図 1 7 】

図17



【 図 1 8 】

図18A




図18B






図18C




【 図 1 9 】

図19



【 図 2 0 】

図20



【 図 2 1 】

図21A




図21B






図21C




【 図 2 2 】

図22



【 図 2 3 】

図23



フロントページの続き

(51) Int.Cl.	F I	テーマコード(参考)
H 0 1 L 27/10 (2006.01)	H 0 1 L 27/10 4 3 1	
H 0 1 L 21/8229 (2006.01)	H 0 1 L 27/102 3 9 1	
H 0 1 L 27/102 (2006.01)		

(72)発明者 廣本 正之

京都府京都市左京区吉田本町3 6 番地1 国立大学法人京都大学内

Fターム(参考) 5F083 BS50 CR15 ER22 FR00 GA27 GA30 LA02 LA04 LA07 LA10

ZA13

5J104 AA07 AA16 EA08 KA02 KA06 KA14 NA38