

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2020-9802

(P2020-9802A)

(43) 公開日 令和2年1月16日(2020.1.16)

(51) Int. Cl.	F I	テーマコード (参考)
HO 1 L 43/08 (2006.01)	HO 1 L 43/08 P	4 M 1 1 9
HO 1 L 21/8239 (2006.01)	HO 1 L 27/105 4 4 7	5 F 0 9 2
HO 1 L 27/105 (2006.01)	HO 1 L 29/82 Z	
HO 1 L 29/82 (2006.01)	HO 1 L 43/02 Z	
HO 1 L 43/02 (2006.01)	HO 1 L 43/08 Z	

審査請求 未請求 請求項の数 13 O L (全 13 頁) 最終頁に続く

(21) 出願番号	特願2018-126805 (P2018-126805)	(71) 出願人	504132272 国立大学法人京都大学 京都府京都市左京区吉田本町36番地1
(22) 出願日	平成30年7月3日(2018.7.3)	(74) 代理人	100121441 弁理士 西村 電平
		(74) 代理人	100154704 弁理士 齊藤 真大
		(74) 代理人	100129702 弁理士 上村 喜永
		(74) 代理人	100206151 弁理士 中村 惇志
		(72) 発明者	ドゥシェンコ セルゲイ 京都府京都市左京区吉田本町36番地1 国立大学法人京都大学内

最終頁に続く


(54) 【発明の名称】 スピントロニクス素子、スピントランジスタ及び磁気抵抗メモリ

(57) 【要約】

【課題】 チャンネル部の材料として金属材料を用いたスピントロニクス素子を提供する。

【解決手段】 スピン流又は電流の少なくとも一方が流れるチャンネル部を備えるものであって、前記チャンネル部が、スピン軌道相互作用が $0.01 eV$ 以上である金属材料から成り、前記チャンネル部に電界を印加して前記チャンネル部のスピン軌道相互作用の大きさを制御することにより信号のオン・オフを制御するスピントロニクス素子である。

【選択図】 図2



【特許請求の範囲】

【請求項 1】

スピン流又は電流の少なくとも一方が流れるチャンネル部を備えるスピントロニクス素子であって、

前記チャンネル部が、スピン軌道相互作用が 0.01 eV 以上である金属材料から成り、

前記チャンネル部に電界を印加して前記チャンネル部のスピン軌道相互作用の大きさを制御することにより信号のオン・オフを制御するスピントロニクス素子。

【請求項 2】

前記チャンネル部の厚みが 4.0 nm 以下である請求項 1 に記載のスピントロニクス素子。

10

【請求項 3】

前記チャンネル部の厚みが 2.5 nm 以下である請求項 2 に記載のスピントロニクス素子。

【請求項 4】

前記チャンネル部に印加する電界の強度が 10^8 V/m 以上である請求項 1 ~ 3 のいずれか 1 項に記載のスピントロニクス素子。

【請求項 5】

前記チャンネル部に印加する電界の強度が 10^9 V/m 以上である請求項 4 に記載のスピントロニクス素子。

【請求項 6】

前記金属材料は、白金、パラジウム、タングステン、タンタル及びビスマスから選択される 1 種以上、又はビスマス及びセレンを基とする合金を含む、請求項 1 ~ 5 のいずれか 1 項に記載のスピントロニクス素子。

20

【請求項 7】

前記金属材料は、スピン軌道相互作用が 0.01 eV 未満である 1 種以上の元素と、スピン軌道相互作用が 0.01 eV 以上である 1 種以上の元素を含む、請求項 1 ~ 6 のいずれか 1 項に記載のスピントロニクス素子。

【請求項 8】

前記金属材料はスピン拡散長が 50 nm 以下のものである、請求項 1 ~ 7 のいずれか 1 項に記載のスピントロニクス素子。

30

【請求項 9】

イオン液体又はイオンゲルを用いて前記チャンネル部への電界の印加を行う請求項 4 又は 5 に記載のスピントロニクス素子。

【請求項 10】

ソース電極と、

ドレイン電極と、

前記ソース電極及びドレイン電極の間に設けられ、スピン流又は電流の少なくとも一方が流れるチャンネル部と、

前記チャンネル部に電界を印加するゲート電極と

を具備し、

40

前記ソース電極及び前記ドレイン電極が強磁性材料から成り、

前記チャンネル部が、スピン軌道相互作用が 0.01 eV 以上である金属材料から成り、

前記ゲート電極から前記チャンネル部に電界を印加して前記チャンネル部のスピン軌道相互作用の大きさを制御することにより信号のオン・オフを制御するスピントランジスタ。

【請求項 11】

前記ゲート電極から前記チャンネル部に電界を印加することにより前記チャンネル部のスピン拡散長を伸長することにより、前記ソース電極から注入されたスピン流を前記チャンネル部を介して前記ドレイン電極に到達させる請求項 10 に記載のスピントランジスタ。

【請求項 12】

スピン流又は電流の少なくとも一方が流れるチャンネル部と、磁気トンネル接合素子とを

50

具備し、前記チャンネル部から注入されるスピン流により前記磁気トンネル接合素子を磁化反転させてデータの書換えを行う磁気抵抗メモリであって、

前記チャンネル部が、スピン軌道相互作用が 0.01 eV 以上である金属材料から成り、

前記チャンネル部に電界を印加して前記チャンネル部のスピン軌道相互作用の大きさを制御することにより信号のオン・オフを制御する磁気抵抗メモリ。

【請求項 13】

前記チャンネル部に電界を印加して前記金属材料のスピン軌道相互作用の大きさを制御することにより、前記磁気トンネル接合素子を磁化反転可能な書換え可能状態と、前記磁気トンネル接合素子を磁化反転できない書換え不可能状態とを切り替える、請求項 12 に記載の磁気抵抗メモリ。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、スピントロニクス素子、スピントランジスタ及び磁気抵抗メモリに関するものである。

【背景技術】

【0002】

近年、電子のスピンを自由度を利用したスピントロニクス素子が次世代の情報技術の担い手として注目を集めている。スピントロニクス素子の一つとして、例えば、スピン流や電流が流れるチャンネル部を半導体材料で構成したスピントランジスタ（以下、半導体スピントランジスタともいう）が知られている（非特許文献 1）。このスピントランジスタは、チャンネル部にゲート電圧を印加することによりチャンネル部内を伝導するスピンを制御するというものである。

【0003】

しかしながら、半導体スピントランジスタでは、強磁性金属からなるソース電極からチャンネル部にスピン偏極した電子を注入（スピン注入ともいう）する際には、強磁性金属と半導体との間で電気伝導度が大きく異なることによりスピン注入効率が大幅に低下する所謂伝導度ミスマッチの問題が生じ得る。

【0004】

そのため、チャンネル部を構成する材料としてスピン注入効率に優れた金属材料を用いたスピントランジスタ等のスピントロニクス素子の開発が求められている。

【先行技術文献】

【非特許文献】

【0005】

【非特許文献 1】T. Matsuno, S. Sugahara and M. Tanaka, Jpn. J. Appl. Phys. 43, 6032 (2004).

【発明の概要】

【発明が解決しようとする課題】

【0006】

本発明は上記した要求に応えるものであり、チャンネル部の材料として金属材料を用いたスピントロニクス素子を提供することを主たる課題とする。

【課題を解決するための手段】

【0007】

チャンネル部の材料として金属材料を用いた場合には、金属に内在する自由電子の数が多すぎるため、外部からチャンネル部に電界を印加しても抵抗の変調ができず、素子の信号のオン・オフを制御することができない、というのが従来の特許者の常識であった。しかし本発明者らは、チャンネル部の材料として金属材料を使用した場合であっても、所定の条件下では電界を印加することによりチャンネル部のスピン軌道相互作用を制御することができ、これにより素子の信号のオン・オフを制御することができることを見出し本発明に至ったのである。

10

20

30

40

50

【0008】

すなわち本発明のスピン트로ニクス素子は、スピン流又は電流の少なくとも一方が流れるチャンネル部を備えるスピン트로ニクス素子であって、前記チャンネル部が、スピン軌道相互作用が 0.01 eV 以上である金属材料から成り、前記チャンネル部に電界を印加して前記チャンネル部のスピン軌道相互作用の大きさを制御することにより信号のオン・オフを制御することを特徴とする。

【0009】

このような構成であれば、チャンネル部に電界を印加してその金属材料のスピン軌道相互作用の大きさを制御することで、金属材料のスピン拡散長の長さやスピンホール効果の大きさを制御し、これにより信号のオン・オフを制御できるスピン트로ニクス素子を提供できる。

10

本発明のスピン트로ニクス素子は、チャンネル部の材料としてスピン軌道相互作用が 0.01 eV 以上の金属材料を用いているので、チャンネル部に電界を印加していない状態ではそのスピン軌道相互作用が大きく、スピン注入をした際のスピン拡散長は短く、その一方で電流を流すことで生じるスピンホール効果は大きい。

【0010】

そのため例えば、チャンネル部に電界を印加していない状態では、チャンネル部の金属材料のスピン拡散長が短いために注入したスピン流がスピン検出器に到達せず信号がオフとなり、チャンネル部に電界を印加している状態では、チャンネル部の金属材料のスピン軌道相互作用が弱まることによりスピン拡散長が伸長し、注入したスピン流がスピン検出器に到達して信号がオンになるようなスピン트로ニクス素子を提供できる。

20

【0011】

また例えば、チャンネル部に電界を印加していない状態では、チャンネル部の金属材料のスピンホール効果が大きいので、チャンネル部に電流を流すとこれに直交する方向にスピン流が流れて信号がオンになり、チャンネル部に電界を印加している状態では、チャンネル部の金属材料のスピン軌道相互作用が弱まることによりスピンホール効果が弱まり、チャンネル部に電流を流してもこれと直交する方向にスピン流が流れなくなることにより信号がオフになるようなスピン트로ニクス素子を提供できる。

【0012】

チャンネル部を構成する金属材料のスピン軌道相互作用が 0.01 eV 未満であると、当該金属材料の生来のスピン拡散長が長く、またスピンホール効果も小さいので、上記のようにチャンネル部に電界を印加したとしても、スピン流の輸送による信号のオン・オフの切り替えを制御することができない。

30

【0013】

前記スピン트로ニクス素子は、チャンネル部の厚みが 4.0 nm 以下であることが好ましく、 2.5 nm 以下であることがより好ましく、 2.0 nm 以下であることがさらに好ましい。

チャンネル部の厚みが 4.0 nm を超えると、チャンネル部の金属材料に内在する電子数が多くなり、チャンネル部に電界を印加することによりスピン軌道相互作用の大きさを制御するのが難しくなることがある。そのため、チャンネル部の厚みは 4.0 nm 以下であることが好ましい。チャンネル部の厚みが小さいほどチャンネル部に内在する電子数が減り、電界の印加によってチャンネル部の金属材料のキャリア数を変調しやすくなる。これによりチャンネル部を構成する金属材料のフェルミ面を変調させ、それによって金属材料のスピン軌道相互作用を変調しやすくなり、電界を印加することによりスピン軌道相互作用を制御しやすくなる。チャンネル部の厚みを 2.5 nm 以下、より好ましくは 2.0 nm 以下にすることにより、より確実にスピン軌道相互作用を制御して信号のオン・オフを制御することができる。

40

【0014】

前記スピン트로ニクス素子は、前記チャンネル部に印加する電界の強度が 10^8 V/m 以上であることが好ましく、 10^9 V/m 以上であることがより好ましい。

50

チャンネル部に印加する電界強度が 10^8 V/m 未満であると、チャンネル部である金属材料が薄膜状である場合には、チャンネル部における電気伝導度を変調できる程度の十分な電子数の変調を与えることができず、チャンネル部のスピン軌道相互作用の大きさを制御し難いことがある。そのためチャンネル部に印加する電界強度は 10^8 V/m 以上が好ましい。チャンネル部に印加する電界強度を 10^9 V/m 以上とすることで、より確実に、チャンネル部のスピン軌道相互作用の大きさを制御して信号のオン・オフを制御することができる。

【0015】

前記金属材料の具体的態様として、白金、パラジウム、タングステン、タンタル及びビスマスから選択される1種以上、又はビスマス及びセレンを基とする合金を含むものが挙げられる。

チャンネル部としてこのような金属材料を用いることにより、電界を印加することによるスピン軌道相互作用の変調を効率的に行うことができる。

これらのうち白金、タングステン及びタンタルのスピン軌道相互作用が特に大きい。そのため、チャンネル部の金属材料として白金、タングステン又はタンタルを用いることが好ましい。

【0016】

前記金属材料は、スピン軌道相互作用の小さな1種以上の元素とスピン軌道相互作用が大きな1種以上の元素を含むことが好ましい。より具体的には、スピン軌道相互作用が 0.01 eV 未満である1種以上の元素と、スピン軌道相互作用が 0.01 eV 以上の1種以上の元素とを含むことが好ましい。

このようなものであれば、比較的安価な例えば銅のようなスピン軌道相互作用の小さい元素をチャンネル部の材料として用いることにより、本発明に係るスピントロニクス素子の製造コストを低減できる。

【0017】

チャンネル部として金属材料のスピン拡散長が 50 nm 超であるものを用いると、スピントロニクス素子のオン・オフを制御するためには素子のサイズが大きくなってしまふ。

そのため、前記金属材料はスピン拡散長が 50 nm 以下のものであることが好ましい。

【0018】

前記チャンネル部に電界を印加するためのゲート電極の材料としてはイオン液体又はイオンゲルを用いることが好ましい。

従来半導体素子に用いられる、例えば酸化ハフニウムや酸化アルミニウム等の固体物の酸化物ゲート絶縁膜では、上述した 10^8 V/m 以上の強い電界を印加することができない。ゲート電極の材料としてはイオン液体又はイオンゲルを用いることにより、 10^8 V/m 以上の強い電界をチャンネル部に容易に印加することができる。

【0019】

また本発明のスピントランジスタは、ソース電極と、ドレイン電極と、前記ソース電極及びドレイン電極の間に設けられ、スピン流又は電流の少なくとも一方が流れるチャンネル部と、前記チャンネル部に電界を印加するゲート電極とを具備し、前記ソース電極及び前記ドレイン電極が強磁性材料から成り、前記チャンネル部が、スピン軌道相互作用が 0.01 eV 以上である金属材料から成り、前記ゲート電極から前記チャンネル部に電界を印加して前記チャンネル部のスピン軌道相互作用の大きさを制御することにより信号のオン・オフを制御することを特徴とする。

【0020】

このような構成であれば、上記スピントロニクス素子と同様の効果を奏するスピントランジスタを提供できる。またこのようなスピントランジスタであれば、チャンネル部として金属材料を用いているので、強磁性金属等から成る電極とチャンネル部との電気伝導度の差を小さくできる。そのため、半導体スピントランジスタに比べて、ソース電極からチャンネル部へのスピン注入効率を高めることができる。またこのため、従来の半導体スピントランジスタにおいてスピンを半導体に注入するために一般に必要であったトンネル絶縁膜を不要にできるので、半導体スピントランジスタに比べて、素子動作のための消費電力を低

10

20

30

40

50

く抑えることができる。

【0021】

前記スピントランジスタの具体的な態様としては、前記ゲート電極から前記チャンネル部に電界を印加することにより前記チャンネル部のスピン拡散長を伸長し、これにより前記ソース電極から注入されたスピン流を前記チャンネル部を介して前記ドレイン電極に到達させるものを挙げることができる。

【0022】

また本発明の磁気抵抗メモリは、スピン流又は電流の少なくとも一方が流れるチャンネル部と、磁気トンネル接合素子とを具備し、前記チャンネル部から注入されるスピン流により前記磁気トンネル接合素子を磁化反転させてデータの書換えを行うものであって、前記チャンネル部が、スピン軌道相互作用が0.01 eV以上である金属材料から成り、前記チャンネル部に電界を印加して前記チャンネル部のスピン軌道相互作用の大きさを制御することにより信号のオン・オフを制御することを特徴とする。

10

【0023】

このような構成であれば、上記スピントロニクス素子と同様の効果を奏する磁気抵抗メモリを提供できる。またこのような構成であれば、データの書換え動作時には、電流ではなくスピン流が磁気トンネル接合素子を流れるので、磁気トンネル接合素子のトンネルバリアが壊れにくく、耐久性を向上することができる。

【0024】

前記磁気抵抗メモリは、前記チャンネル部に電界を印加して前記金属材料のスピン軌道相互作用の大きさを制御することにより、前記磁気トンネル接合素子を磁化反転可能な書換え可能状態と、前記磁気トンネル接合素子を磁化反転できない書換え不可能状態とを切り替えるものであることが好ましい。

20

このようなものであれば、局所的にスピン軌道トルクがかからない素子を選ぶことができるようになり、情報蓄積の選択性が劇的に向上する。

また、従来におけるトンネル接合素子に電流を流すタイプの磁気抵抗メモリでは、信号のオフ時におけるリーク電流が問題となっていたが、上記の構成を有する磁気抵抗メモリであれば、磁気抵抗メモリを書換え不可能状態にしておけば、当該状態においてはスピン流が流れないので、リーク電流を大幅に低減でき、省エネルギー化を図ることができる。

【発明の効果】

30

【0025】

このように構成した本発明によれば、チャンネル部の材料として金属材料を用いたスピントロニクス素子を提供することができる。

【図面の簡単な説明】

【0026】

【図1】第1の実施形態のスピントロニクス素子の構成を模式的に示す図である。

【図2】第1の実施形態のスピントロニクス素子の動作を模式的に示す図である。

【図3】第2の実施形態のスピントロニクス素子の構成を模式的に示す図である。

【図4】第2の実施形態のスピントロニクス素子の動作を模式的に示す図である。

【図5】実施例におけるISHM測定の結果を示す図である。

40

【発明を実施するための形態】

【0027】

< 第1の実施形態 >

以下に本発明の第1の実施形態に係るスピントロニクス素子について、図面を参照して説明する。

【0028】

第1の実施形態に係るスピントロニクス素子は、ゲート電極により電子のスピンを制御して回路に流れる電流のオン・オフを制御するものであり、具体的には所謂スピントランジスタ(スピンFET)100である。図1に示すように、このスピントランジスタ100は、基板11と、基板11の表面に積層された絶縁層12と、絶縁層12の表面に設け

50

られたソース電極 1 3 及びドレイン電極 1 4 と、絶縁層 1 2 の表面であって前記ソース電極 1 3 及びドレイン電極 1 4 の間に設けられたチャンネル部 1 5 と、前記チャンネル部 1 5 の表面であって前記絶縁層 1 2 と反対側に設けられたゲート電極 1 6 とを具備する。

基板 1 1 や絶縁層 1 2 としては、従来一般に用いられている材料等により構成してよい。

【0029】

ソース電極 1 3 は、スピン偏極した電子をチャンネル部 1 5 に注入するものである。ソース電極 1 3 は強磁性材料から成り、具体的には鉄、コバルト、ニッケル、又はこれらの合金等から成る。

【0030】

ドレイン電極 1 4 は、スピン偏極した電子をチャンネル部 1 5 から受け入れるものである。ドレイン電極 1 4 は強磁性材料から成り、具体的には、鉄、コバルト、ニッケル、又はこれらの合金等から成る。なおドレイン電極 1 4 におけるスピンの向きは、ソース電極 1 3 におけるスピンの向きと同じである。

【0031】

チャンネル部 1 5 は、ソース電極 1 3 から注入されたスピンや電流が流れるものである。チャンネル部 1 5 は、スピン軌道相互作用が大きく、かつスピン拡散長が短い金属材料から構成されている。本実施形態では具体的には白金 (Pt) から成る。チャンネル部 1 5 は膜状に形成されたものであり、最も厚い箇所の厚みが約 2 . 5 nm 以下となるように設けられている。

【0032】

チャンネル部 1 5 の上面にはゲート電極 1 6 が設けられている。ゲート電極 1 6 は、チャンネル部 1 5 に電界を印加して、チャンネル部 1 5 のスピン軌道相互作用を制御するためのものである。本実施形態のゲート電極 1 6 は、チャンネル部 1 5 に対して 10^8 V/m 以上の電界を印加することができるように構成されている。ゲート電極 1 6 は、具体的にはイオン液体やイオンゲルを用いたものである。このようなものであれば、チャンネル部 1 5 に高密度に電荷を蓄積できるので、チャンネル部 1 5 に対して 10^8 V/m 以上の強い強度の電界を印加することができる。

【0033】

次に、本実施形態のスピントランジスタ 1 0 0 のスイッチ動作について説明する。

【0034】

(オフ状態)

図 2 の (a) に示すように、ゲート電極 1 6 からチャンネル部 1 5 に電界が印加されていない場合、スピントランジスタ 1 0 0 は、回路に電流を流さないオフ状態になっている。このオフ状態では、チャンネル部 1 5 を構成する金属材料のスピン軌道相互作用が大きく、そのスピン拡散長が短いため、ソース電極 1 3 から注入されたスピンはドレイン電極 1 4 に到達することができない。

【0035】

(オン状態)

図 2 の (b) に示すように、ゲート電極 1 6 からチャンネル部 1 5 に 10^8 V/m 以上の電界が印加されている場合、スピントランジスタ 1 0 0 は回路に電流を流すオン状態になっている。このオン状態では、ゲート電極 1 6 から印加された電界によって、チャンネル部 1 5 を構成する金属材料のスピン軌道相互作用が弱まっており、オフ状態に比べてそのスピン拡散長が長くなっている。そのためソース電極 1 3 から注入されたスピンは、チャンネル部 1 5 を通ってドレイン電極 1 4 に到達することができる。

【0036】

このように構成したスピントランジスタ 1 0 0 によれば、チャンネル部 1 5 として金属材料を用いているので、ソース電極 1 3 とチャンネル部 1 5 との電気伝導度の差を小さくできる。そのため、半導体スピントランジスタに比べて、ソース電極 1 3 からチャンネル部 1 5 へのスピン注入効率を高めることができる。またこのため、従来の半導体スピントランジ

10

20

30

40

50

スタにおいてスピンを半導体に注入するために一般に必要であったトンネル絶縁膜を不要にできるので、半導体スピントランジスタに比べて、素子動作のための消費電力を低く抑えることができる。

【0037】

< 第2の実施形態 >

次に、本発明の第2の実施形態に係るスピントロニクス素子について、図面を参照して説明する。

【0038】

第2の実施形態に係るスピントロニクス素子は、磁化の状態によって情報記憶を行う磁気抵抗メモリ200である。より具体的には、電荷の流れを伴わない純スピン流をスピンホール効果を利用して生じさせ、この純スピン流を用いて磁気トンネル接合素子を磁化反転をさせてデータの書き換えを行う所謂SOT(スピン軌道トルク)-MRAMである。この磁気抵抗メモリ200は、互いに平行に並べられた複数のビット線21と、ビット線21と平行に並べられた複数のソース線22と、ビット線21と交差しかつ互いに平行に並べられた複数のワード線23と、ビット線21とワード線23とが交差する部分に配置されたメモリーセルとしての複数のMTJ(磁気トンネル接合)素子24と、各MTJ素子24毎に設けられた書換え状態切替え部25とを備える。

以下、図3を用いて、磁気抵抗メモリ200が有する1つのMTJ素子24及びこれに設けられた書換え状態切替え部25について説明する。

【0039】

MTJ素子24は、強磁性体であるピン層241及びフリー層243と、ピン層241とフリー層243の間に配置された絶縁体であるトンネルバリア層242とを具備する。図3に示すように、ビット線21側からワード線23側に向かって、ピン層241・トンネルバリア層242・フリー層243の順に積層されており、ピン層241がビット線21に電氣的に接続されている。

【0040】

ピン層241は例えば鉄、コバルト、ニッケル、又はこれらの合金等の材料から成り、保磁力が大きくその磁化方向が固定されている。フリー層243は例えば鉄、コバルト、ニッケル、又はこれらの合金等から成り、保磁力が小さく、その磁化方向を変化させてピン層241の磁化方向と平行又は反平行となるようにしている。トンネルバリア層242は例えば酸化マグネシウムや酸化アルミニウム等の材料から成る。

【0041】

書換え状態切替え部25は、MTJ素子24のフリー層243の磁化方向を反転可能な書換え可能状態(オン状態)と、当該磁化方向を反転できない書換え不可能状態(オフ状態)とを切り替えるものである。具体的には、フリー層243、ワード線23及びソース線22と電氣的に接続されたチャンネル部251と、チャンネル部251の表面であってフリー層243と反対側に設けられたゲート電極252とを備える。

なお、このチャンネル部251及びゲート電極252の具体的な構成は、第1実施形態におけるチャンネル部15及びゲート電極16の構成と同じである。

【0042】

次に、書換え可能状態(オン状態)と書換え不可能状態(オフ状態)について説明する。

【0043】

(書換え可能状態)

図4の(a)に示すように、ゲート電極252からチャンネル部251に電界が印加されていない場合、磁気抵抗メモリ200は書換え可能状態になっている。書換え可能状態ではチャンネル部251を構成する金属材料のスピン軌道相互作用が大きく、そのスピンホール効果が大きいため、書き込み電流をソース線22からチャンネル部251の面に平行な方向(厚み方向に垂直な方向)に流すと、当該書き込み電流は、スピンホール効果によってチャンネル部251において面に垂直な方向(厚み方向)へのスピン流に変換される。これ

10

20

30

40

50

により、スピン方向が一定の電子をフリー層 2 4 3 に注入することができ、フリー層 2 4 3 の磁化反転を行うことができる。チャンネル部 2 5 1 に流す書き込み電流の向きを逆向きにするにより、フリー層 2 4 3 の磁化反転を逆向きにすることもできる。

【0044】

(書換え不可能状態)

図 4 の (b) に示すように、ゲート電極 2 5 2 からチャンネル部 2 5 1 に電界が印加されている場合、磁気抵抗メモリ 2 0 0 は書換え不可能状態になっている。書換え不可能状態では、ゲート電極 2 5 2 から印加された 10^8 V/m 以上の電界によって、チャンネル部 2 5 1 を構成する金属材料のスピン軌道相互作用が弱まっている。そのためチャンネル部 2 5 1 においてスピンホール効果が生じにくくなっており、書き込み電流をソース線 2 2 からチャンネル部 2 5 1 の面方向 (厚み方向に垂直な方向) に流しても、チャンネル部 2 5 1 において面に垂直な方向 (厚み方向) へのスピン流が生じにくく、スピン流がフリー層 2 4 3 に注入されにくい。

10

【0045】

このように構成した本実施形態の磁気抵抗メモリ 2 0 0 によれば、MTJ 素子 2 4 を磁化反転させてデータの書換えを行う場合、電流ではなくスピン流がトンネルバリア層 2 4 2 を流れるのでトンネルバリア層 2 4 2 が壊れにくい。これにより、磁気抵抗メモリ 2 0 0 の耐久性を向上できる。

また本実施形態の磁気抵抗メモリ 2 0 0 によれば、チャンネル部 2 5 1 に電界を印加して金属材料のスピン軌道相互作用の大きさを制御することにより、書換え可能状態と換え不可能状態とを切り替えることができるので、複数の MTJ 素子 2 4 の中からスピン軌道トルクがかからない MTJ 素子 2 4 を局所的に選択できるようになり、情報蓄積の選択性が劇的に向上する。

20

また、磁気抵抗メモリ 2 0 0 を書換え不可能状態にしておけば、当該状態においてはスピン流が流れないのでリーク電流を大幅に低減でき、省エネ性能を向上できる。

【0046】

<その他の実施形態>

なお、本発明は前記実施形態に限られるものではない。

【0047】

上記実施形態ではスピントロニクス素子の具体的態様としてスピントランジスタ 1 0 0 及び磁気抵抗メモリ 2 0 0 を挙げたがこれに限らず、種々のデバイスとして用いることができる。

30

【0048】

前記実施形態ではチャンネル部 1 5 及び 2 5 1 は白金から構成されていたがこれに限定されず、タンゲステン、タンタル、ビスマス等の他の金属を含んで構成されていてもよい。スピン軌道相互作用が強く、 0.01 eV 以上のものであればよい。

【0049】

チャンネル部 1 5 及び 2 5 1 を構成する金属材料は単一の金属元素から成るものに限らず、2 つ以上の元素からなる合金であってもよい。

【0050】

チャンネル部 1 5 及び 2 5 1 を構成する金属材料は、スピン軌道相互作用の小さな 1 種以上の元素と、スピン軌道相互作用が大きな 1 種以上の元素を含んでもよい。例えば、銅、銀、アルミニウム等のスピン軌道相互作用が 0.01 eV 未満である 1 種以上の元素と、ビスマス、白金、タンゲステン、タンタル、パラジウム等のスピン軌道相互作用が 0.01 eV 以上の 1 種以上の元素とを含んでもよい。

40

【0051】

その他、本発明は前記実施形態に限られず、その趣旨を逸脱しない範囲で種々の変形が可能であるのは言うまでもない。

【実施例】

【0052】

50

以下、実施例を挙げて本発明をより具体的に説明する。本発明は以下の実施例によって制限を受けるものではなく、前記、後記の趣旨に適合し得る範囲で変更を加えて実施することも可能であり、それらはいずれも本発明の技術的範囲に包含される。

【0053】

(1) サンプル作成

長さ3mm×幅1mm×厚さ1.3 μ mのGGG/YIG基板(グラノプト社製)を準備し、凝集物を含まないAP(Alumina polishing)懸濁液(粒子径:50nm)を用いてこれを研磨した後、空気雰囲気下で1000で90分間加熱した。その後、アルゴンをスパッタリングガスとしてスパッタリングを行い、0.6/sの成膜速度でYIGの上にPt(白金)層を形成した(厚み:2.0nm、2.5nm、10nm)。その後、電子ビーム蒸着によって、Ti(5nm)/Au(100nm)の電気パッドをサンプルの側面に形成した。

10

(2) イオンゲル作成

PS-PMMA-PSポリマー(ポリマーソース社製)、DEME-TFSIイオン液体(関東化学社製)及びプロピオン酸エチル(ナカライテスク社製)を、重量比で9.3:0.7:20の比率で混合してイオンゲルを作成した。

(3) 測定

作成したサンプルを電子スピン共鳴装置(JEOL JES-FA200)の円筒(T_{E011})キャビティ内にセットした。印加するマイクロ波電力を1mW、マイクロ波周波数を9.12GHzにセットした。室温においてゲート電圧を設定し、イオンゲル内で電気二重層が発達した後サンプルを250Kまで冷却し、I-V特性、FMR及びISH E等の測定を行った。なお、液体窒素容器を補充する間を除いて、サンプルが入っているキャビティ内に窒素ガスを流し続けた。

20

(4) 結果

測定結果の一部を図5に示す。図5は、ISH E(逆スピンホール効果)測定の結果を示しており、Pt層の厚み d_{Pt} が異なる5つのサンプルについて、印加する電圧 V_G を-2.0V~+2.0まで変化させた場合の、正規化したスピン-電荷変換電流 $I_{ISH E} / I_{ISH E}^{max}$ の変化を示している。図5から分かるように、Pt層の厚みが10nmのサンプルでは、印加する電圧 V_G を変化させても、 $I_{ISH E} / I_{ISH E}^{max}$ は大きく変化しなかった。一方で、Pt層の厚みが2.5nm、2.0nmのサンプルでは、印加する電圧 V_G を変化させることにより、 $I_{ISH E} / I_{ISH E}^{max}$ を変化させられることを確認できた。特にPt層の厚みが2.0nmのサンプルでは、ゲート電圧 V_G が-2.0Vでは $I_{ISH E} / I_{ISH E}^{max}$ が約100%であるが、ゲート電圧 V_G を+2.0Vにすると、 $I_{ISH E} / I_{ISH E}^{max}$ が約2%程度に低下した。

30

以上から、Pt層の厚みが2.5nm、2.0nmであるサンプルでは、ゲート電圧を印加することにより、Pt層の逆スピンホール効果の大きさを制御できること、すなわちスピン軌道相互作用を制御できることを確認できた。

【符号の説明】

【0054】


- 1 ……スピントランジスタ(スピントロニクス素子)
- 11 ……基板
- 12 ……絶縁層
- 13 ……ソース電極
- 14 ……ドレイン電極
- 15 ……チャンネル部
- 16 ……ゲート電極
- 200 ……磁気抵抗メモリ(スピントロニクス素子)
- 21 ……ビット線
- 22 ……ソース線
- 23 ……ワード線

40


50

- 2 4 . . . 磁気トンネル接合素子
- 2 4 1 . . . ピン層
- 2 4 2 . . . トンネルバリア層
- 2 4 3 . . . フリー層
- 2 5 . . . 書換え状態切替え部
- 2 5 1 . . . チャネル部
- 2 5 2 . . . ゲート電極


【 図 1 】



【 図 2 】




【 図 3 】




【 図 4 】


(a) 書換え可能状態



(b) 書換え不可能状態



【 図 5 】



フロントページの続き

(51)Int.Cl. F I テーマコード(参考)
H 0 1 L 43/10 (2006.01) H 0 1 L 43/10

(72)発明者 白石 誠司
 京都府京都市左京区吉田本町3番地1 国立大学法人京都大学内

(72)発明者 外園 将也
 京都府京都市左京区吉田本町3番地1 国立大学法人京都大学内

(72)発明者 安藤 裕一郎
 京都府京都市左京区吉田本町3番地1 国立大学法人京都大学内

Fターム(参考) 4M119 AA03 AA20 BB01 BB13 BB20 CC02 CC05 CC10 DD33 DD45
 EE03 EE22 EE27 EE33 JJ03 JJ15
 5F092 AA04 AA20 AB08 AC12 AC24 AC26 AD24 AD25 BB03 BB22
 BB35 BB36 BB42 BC03 BD13 BD14 BD22 BD23 BD24 CA02
 CA19