

(19) 日本国特許庁(JP)

再公表特許(A1)

(11) 国際公開番号

W02019/054484

発行日 令和2年10月15日 (2020.10.15)

(43) 国際公開日 平成31年3月21日 (2019.3.21)

(51) Int.Cl.	F I	テーマコード (参考)
HO 1 L 21/8239 (2006.01)	HO 1 L 27/105 4 4 7	4 M 1 1 9
HO 1 L 27/105 (2006.01)	HO 1 L 29/82 Z	5 F 0 9 2
HO 1 L 29/82 (2006.01)	HO 1 L 43/08 Z	
HO 1 L 43/08 (2006.01)	HO 1 L 43/10	
HO 1 L 43/10 (2006.01)		

審査請求 未請求 予備審査請求 有 (全 22 頁)


出願番号 特願2019-542310 (P2019-542310)	(71) 出願人 304021417 国立大学法人東京工業大学 東京都目黒区大岡山2丁目12番1号
(21) 国際出願番号 PCT/JP2018/034191	
(22) 国際出願日 平成30年9月14日 (2018.9.14)	
(31) 優先権主張番号 特願2017-177564 (P2017-177564)	(74) 代理人 100105924 弁理士 森下 賢樹
(32) 優先日 平成29年9月15日 (2017.9.15)	(74) 代理人 100109047 弁理士 村田 雄祐
(33) 優先権主張国・地域又は機関 日本国 (JP)	(74) 代理人 100109081 弁理士 三木 友由
	(74) 代理人 100133215 弁理士 真家 大樹
	(72) 発明者 ファム ナム ハイ 東京都目黒区大岡山2丁目12番1号 国立大学法人東京工業大学内

最終頁に続く

(54) 【発明の名称】 磁性体とBiSbの積層構造の製造方法、磁気抵抗メモリ、純スピン注入源

(57) 【要約】

磁気抵抗メモリのセル2は、磁化自由層12を含むMTJ素子10と純スピン注入源20を備える。純スピン注入源20は、磁化自由層12と接続されるBiSb層を含む。BiSb層に面内電流を流すことにより磁化自由層12の磁化反転が可能である。



【特許請求の範囲】

【請求項 1】

磁化自由層を含む M T J (磁気トンネル接合)素子と、
前記磁化自由層と接続される B i S b 層を含む純スピン注入源と、
を備え、前記 B i S b 層に面内電流を流し、前記磁化自由層の磁化反転が可能であることを特徴とする磁気抵抗メモリ。

【請求項 2】

前記 B i S b 層は、結晶化していることを特徴とする請求項 1 に記載の磁気抵抗メモリ。

【請求項 3】

前記 B i S b 層は (0 1 2) 配向を有することを特徴とする請求項 1 または 2 に記載の磁気抵抗メモリ。

【請求項 4】

前記 B i S b 層のトポロジカル表面状態を利用して、セルが 2 端子化されていることを特徴とする請求項 1 から 3 のいずれかに記載の磁気抵抗メモリ。

【請求項 5】

面内バイアス磁場の印加を行わないことを特徴とする請求項 4 に記載の磁気抵抗メモリ。

【請求項 6】

磁気抵抗メモリの製造方法であって、
磁化自由層を形成するステップと、
B i S b 層を含む純スピン注入源を形成するステップと、
を備え、前記 B i S b 層は、基板温度 2 0 0 ~ 2 5 0 の条件で製膜されることを特徴とする製造方法。

【請求項 7】

磁性体と B i S b 層の積層構造の製造方法であって、前記 B i S b 層を、基板温度 2 0 0 ~ 2 5 0 の条件で製膜することを特徴とする製造方法。

【請求項 8】

前記 B i S b 層は (0 1 2) 配向を有することを特徴とする請求項 6 または 7 に記載の製造方法。

【請求項 9】

磁性体に純スピン流を注入する純スピン注入源であって、
前記磁性体と接続される B i S b 層を含み、前記 B i S b 層に流れる面内電流に応じて、前記磁性体に面直方向に純スピン流を供給することを特徴とする純スピン注入源。

【請求項 10】

前記 B i S b 層は、結晶化していることを特徴とする請求項 9 に記載の純スピン注入源。

【請求項 11】

磁化自由層を含む M T J (磁気トンネル接合)素子と、
前記磁化自由層と接続される B i S b 層を含む純スピン注入源と、
を備え、
前記 B i S b 層が (0 1 2) 配向を有し、四回対称の結晶構造の下地層が利用される磁気抵抗メモリ。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、磁気抵抗メモリに関する。

【背景技術】

【0002】

10

20

30

40

50

近年、消費電力が少ない不揮発性メモリの開発が盛んに行われており、中でも磁気抵抗メモリ(MRAM)は大変有望視されている。MRAMは不揮発性に加えて、10ns級の高速動作、極めて高い耐久性(書き込み回数 10^{16} 回以上)など、大変優れた特性を示す。従って、MRAMを主メモリだけでなく、集積回路に不揮発性メモリとして内蔵すれば、パワーゲーティング効果により集積回路の消費電力を9割削減できると期待される。

【0003】

第一世代のMRAMのメモリ素子(MTJ:磁気トンネル接合)では、磁場による磁化反転法が用いられた。しかし、磁場による磁化反転はエネルギー消費量が大きかった。2000年台に第二世代の書き込み技術として、スピン注入磁化反転法が研究開発され、2012年ごろから実用化されている。スピン注入磁化反転技術では、MTJ素子の固定磁性層から自由磁性層にスピン偏極電流を注入し、スピントランスファートルク(STT: Spin transfer torque)によって、磁化反転を起こす。この技術を使うMRAMはSTT-MRAMと呼ばれている。スピン注入磁化反転では、次のスピン流 I_s がスピン偏極電流によって注入される。スピン流 I_s は単位時間のスピン角運動量の流量である。

$$I_s = (h_{bar} / 2e) P I$$

h_{bar} : プランク定数 $h / 2$
 e : 電気素量
 I : 電流
 P : 磁性電極材料のスピン分極率

【0004】

P の上限は1であり、通常では $P \sim 0.5$ 程度である。この式から分かるように、スピン注入磁化反転技術では、スピン流が $(h_{bar} / 2e) I$ を超えることはない。これは、各電子が $h_{bar} / 2$ のスピン角運動量しか運べない物理限界があるからである。MRAMは不揮発性があり、待機中にはエネルギーを消費しないが、データを書き込みの時にSRAMなどのメモリよりもまだ1桁大きいエネルギーを消費してしまうという課題が残っている。また、大きな書き込み電流は大きな駆動トランジスタが必要であるため、MRAMの容量を増やすことが困難である。

【0005】

図1は、純スピン流を用いた磁化反転方式の概要を説明する図である。強磁性層にスピン軌道相互作用が強い材料を接続させる。この層に電流 I を流すと、垂直方向に純スピン流 I_s が流れる。このような現象はスピンホール効果と呼ばれている。純スピン流密度 J_s と電流密度 J の間に $J_s = (h_{bar} / 2e) \cdot \tau_{sh} J$ という関係が成り立つ。ここで、 τ_{sh} はスピン軌道相互作用の強さを反映するパラメータで、スピンホール角と呼ばれている。これより、純スピン流 I_s と電流 I の間に、次の関係が成り立つ。

$$I_s = (h_{bar} / 2e) \cdot (\tau_{sh}) I$$

【0006】

つまり、各電子が実効的に、 (τ_{sh}) のスピンを発生できる。もし、 $(\tau_{sh}) > 1$ を実現できれば、通常のスピン注入磁化反転よりも純スピン流による磁化反転の方は効率が良いことが分かる。通常 $(\tau_{sh}) \sim 5 - 10$ であるため、 $\tau_{sh} > 1$ のスピンホール材料を用いることができれば、MRAM素子の磁化反転に必要な電流および電力を1桁下げることができる。また、純スピン流注入磁化反転方式では、1桁ぐらい高速に磁化反転できるため、書き込みエネルギーを2桁削減できる。スピンホール効果による純スピン流注入を用いるMRAMはスピン軌道トルクSOT(Spin-orbit-torque)MRAMと呼ばれている。

【先行技術文献】

【非特許文献】

【0007】

【非特許文献1】"Conversion of pure spin current to charge current in amorphous bismuth", J. Appl. Phys. 115, 17C507 (2014)

10

20

30

40

50

【非特許文献2】"Transport and spin conversion of multicarriers in semimetal bismuth", Phys. Rev. B 93,174428 (2016)

【非特許文献3】"Tunable Giant Spin Hall Conductivities in a Strong Spin-Orbit Semimetal: Bi_{1-x}Sb_x", Phys. Rev. Lett. 114, 107201 (2015)

【発明の概要】

【発明が解決しようとする課題】

【0008】

スピンホール材料として、重金属のPt、W、Taなどが研究されている。これらの材料は金属であるため、伝導率が $10^5 \sim 10^6 \text{ m}^{-1}$ 以上と高いが、 θ_{sh} が0.1と高くない。一方、近年に注目されたトポロジカル絶縁体は $\theta_{sh} \sim 2 \sim 3$ と非常に高いが、伝導率が $10^3 \sim 10^4 \text{ m}^{-1}$ と低いため、MRAMに使う時には電流が他の金属層に流れてしまい、トポロジカル絶縁体に流れないため実用的ではない。

10

【0009】

本発明は係る状況においてなされたものであり、そのある態様の例示的な目的のひとつは、大きなスピンホール角を有するスピンホール材料およびそれを用いた磁気抵抗メモリの提供にある。

【課題を解決するための手段】

【0010】

本発明のある態様は磁気抵抗メモリに関する。磁気抵抗メモリは、磁化自由層を含むMTJ（磁気トンネル接合）素子と、磁化自由層と接続されるBiSb層を含む純スピン注入源と、を備え、BiSb層に面内電流を流し、磁化自由層の磁化反転が可能に構成される。

20

【0011】

この態様によると、書き込み電流および書き込み電力を削減できる。

【0012】

BiSb層は、結晶化していてもよい。結晶化したBiSb層を形成することにより、BiSb層の非常に高いスピンホール角により、磁気抵抗メモリの性能をさらに高めることができる。

【0013】

本発明の別の態様は磁気抵抗メモリの製造方法に関する。この製造方法は、磁化自由層を形成するステップと、BiSb層を含む純スピン注入源を形成するステップと、を備え、BiSb層は、基板温度200～250の条件で製膜される。

30

【0014】

本発明の別の態様は、磁性体とBiSb層の積層構造の製造方法に関する。この方法においてBiSb層は、基板温度200～250の条件で製膜される。

この条件で製膜することで、良好な結晶性を有するBiSb層を形成でき、ひいては大きなスピン角を有するスピンホール材料を提供できる。

【発明の効果】

【0015】

本発明のある態様によれば、大きなスピン角を有するスピンホール材料を提供できる。

40

【図面の簡単な説明】

【0016】

【図1】純スピン流を用いた磁化反転方式の概要を説明する図である。

【図2】図2(a)～(d)は、上段が磁性層とBiSbの積層構造の断面図を、下段が高エネルギー電子線回折像(RHEED)(下段)を示す図である。

【図3】一実施例に係るMnGa/BiSb積層構造の断面図(上段)およびRHEED(下段)を示す図である。

【図4】図3のMnGa/BiSb積層構造の磁気特性を示す図である。

【図5】図3のMnGa/BiSb積層構造のX線回折スペクトルを示す図である。

【図6】図6(a)、(b)は、作製したBiSb薄膜(厚さ10nm)の電気伝導率

50

の温度依存性を示す図である。

【図7】一実施例に係るMnGa/BiSbの積層構造の断面図および平面図である。

【図8】図8(a)は、MnGa/BiSb積層構造の端子I₊とI₋の間に電流を流す時の磁化ヒステシスを示す図であり、図8(b)は、MnGaの面直方向の保磁力の変化量とBiSbに流れる電流密度J_{NM}の関係を示す図である。

【図9】一実施例に係るMnGa/BiSbの積層構造の断面図および平面図である。

【図10】面内にこの接合の端子I₊とI₋の間に電流を流す時の面直方向の磁化ヒステシスを示す図である。

【図11】図11(a)、(b)は、図9と同じサンプルに対して、外部磁場を面内に印加したときの面直方向の磁化ヒステシスを示す図である。

【図12】純スピン注入源の材料における常温スピホール角 θ_{sh} 、電気伝導率 σ およびスピホール伝導率 σ_{sh} を示す図である。

【図13】図13(a)、(b)は、MnGa(3nm)/BiSb(5nm)接合におけるパルス電流による磁化反転を示す図である。

【図14】SOT-MRAMのセルの構造を模式的に示す図である。

【図15】2端子SOT-RAMの概念図である。

【図16】図16(a)、(b)は、2端子SOT-MRAMのセルの構造を模式的に示す図である。

【発明を実施するための形態】

【0017】

(概要)

本開示では、重金属の高い伝導性およびトポロジカル絶縁体の高いスピホール角を両立しうるBiSbに着目した。BiSbという材料自体は従来から知られていたが、それらの研究はアモルファスに限られていた。たとえば、先行研究では、NiFe上に製膜したBi層について報告があるが、アモルファスBiのスピホール角を評価したところ、非常に小さい $\theta_{sh} = 0.02$ (非特許文献1)あるいは 0.00012 (非特許文献2)しかなかった。また、BiSbと磁性膜の界面に、磁性を持たないデッド層が存在して、磁性層の磁気特性を著しく低下させる懸念もあり、このこともさらなる研究を阻害する要因となっていた。

【0018】

また、スピホール効果の性能は、電気伝導率 σ とスピホール角 θ_{sh} の積で計算するスピホール伝導率の $\sigma_{sh} = (\hbar e^2 / 4\pi m) \cdot \sigma \cdot \theta_{sh}$ という指標が使われている。しかし、理論計算では、結晶化しているBiSbの θ_{sh} は最大で $4.9 \times 10^4 \cdot (\hbar e^2 / 4\pi m) \cdot \text{m}^{-1}$ しか得られない(非特許文献3)。従って、 θ_{sh} は最大でも0.5程度しか得られないと信じられてきた。

【0019】

これらの報告からBiSbによって大きなスピホール角を得ることは絶望的と思われており、先行研究に追従した研究は途絶えていたのが実情である。

【0020】

本発明者らは、否定的な先行研究にもかかわらず、高品質な結晶化したBiSbを磁性金属上に形成することができれば、高い電気伝導率と高いスピホール角を実現できるのではないかと考えた。もしそれらが両立できれば、磁気抵抗メモリにとって大きなブレークスルーとなりうるであろう。

【0021】

以下では、磁性体上のBiSbの製膜方法について説明し、その純スピン注入磁化反転の性能の評価結果について説明する。

【0022】

(1) BiSbの製膜

BiSb合金は六方晶の結晶構造に対して、MRAMに使われるほとんどの磁性金属は正方晶の結晶構造を持つため、それらの磁性金属層の上に、良好な結晶性を有するBiS

10

20

30

40

50

bが結晶化できるかどうか自明ではない。そこで、まず磁性材料の上にBiSbの製膜条件を調べた。

【0023】

図2(a)~(d)は、上段が磁性層とBiSbの積層構造の断面図を、下段が高エネルギー電子線回折像(RHEED)(下段)を示す図である。

【0024】

BiSbの結晶成長には、分子線エピタキシャル成長法(MBE法)を用いた。これはBiとSbを別々のソースから蒸着できるため、BiとSbの組成を調整しやすい。一方、BiSbの組成を固定して、特に変える必要がない場合、スパッター法で決まった組成のBiSbターゲットを用いてBiSbの製膜もできる。MBE法およびスパッター法では良いBiSb結晶膜が得るために、基板温度を200~250に設定する必要がある。

10

【0025】

図2(a)は、10nmのMnGa磁性層の上に、基板温度100の条件で10nmのBi層を成長した構造体である。図2(b)は、10nmのMnGa磁性層の上に、基板温度200の条件で30nmのBi層を成長した構造体である。図2(c)は、10nmのMnGa磁性層の上に、基板温度250の条件で20nmのBiSb層を成長した構造体である。図2(d)は、10nmのMnGa磁性層の上に、基板温度250の条件で20nmのSb層を成長した構造体である。成長速度はいずれも2nm/minである。RHEEDは、膜厚が2nmのときに測定したものである。

20

【0026】

図2(a)に示すように、基板温度が100ではRHEEDが暗く、図2(b)に示すように200では明瞭なストリークなRHEED像が観測できた。また、図2(c)と図2(d)に示すように基板温度を250で製膜しても明瞭なストリークが観測でき、高品質なBiSbができたことが分かった。また、X線解析からBiSbが(012)配向していることが分かった。以上の結果から、基板温度200以上で製膜すれば正方晶の磁性金属上に高品質なBiSbが製膜できることが分かった。

【0027】

図3は、一実施例に係るMnGa/BiSb積層構造(MnGa/BiSb接合ともいう)の断面図(上段)およびRHEED(下段)を示す図である。この実施例ではまず、垂直磁化のMnGa磁性薄膜3nmを製膜後に、基板温度250にて、10nmのBi_{0.99}Sb_{0.1}を製膜した。RHEEDは、磁性層(MnGa)3nm、重金属層(BiSb)1nm、5nm、10nmの製膜直後において取得したものである。MnGaとBiSbの界面には非常にストリークな回折像が観測でき、また、BiSbの膜厚が厚くなるにつれて、RHEEDの強度が低下するものの、消滅することがない。これの結果はMnGaとBiSbの界面において、偏析が無く、非常に平坦な界面が得られていることが分かる。

30

【0028】

図4は、図3のMnGa/BiSb積層構造の磁気特性を示す図である。MnGaの上にBiSbを製膜しても、単膜のMnGaと同等の磁気特性が得られたことから、MnGaとBiSbの界面には磁気的なデッド層が存在しないことが分かる。

40

【0029】

図5は、図3のMnGa/BiSb積層構造のX線回折スペクトルを示す図である。測定対象は、垂直磁化のMnGa磁性薄膜10nmを成膜後に、基板温度250度にて、20nmのBiSbを成膜したものである。正方結晶のMnGa上に成膜したBiSb膜が(012)配向であることが分かる。

【0030】

また、図5に示すように、MnGaの磁性膜は正方結晶であるため、その上に成膜したBiSbが(012)配向であることが分かる。これにより四回対称の結晶構造(正方結晶あるいは立方結晶)の下地層が利用され、(012)配向は超巨大なスピホール効果

50

を発生させるのに大きく寄与することとなる。

【0031】

(2) BiSbの特性評価

(2.1) 電気伝導率

図6(a)、(b)は、作製したBiSb薄膜(厚さ10nm)の電気伝導率の温度依存性を示す図である。図6(a)と(b)とは組成比が異なっており、図6(a)には、 $\text{Bi}_{0.92}\text{Sb}_{0.08}$ のサンプルの特性が示される。常温では $\sigma_{\text{BiSb}} = 3.8 \times 10^5 \text{ } \Omega^{-1} \text{ m}^{-1}$ が得られた。また、低温になればなるほど、電気伝導率が高くなることから、金属的な伝導特性を持つことが分かる。

【0032】

また、図6(b)には、 $\text{Bi}_{0.89}\text{Sb}_{0.11}$ のサンプルの特性が示される。このサンプルでは電気伝導率が低いものの、常温では $\sigma_{\text{BiSb}} = 1.1 \times 10^5 \text{ } \Omega^{-1} \text{ m}^{-1}$ が得られている。10nmと薄いBiSb薄膜の電気伝導率は $1 \times 10^5 \text{ } \Omega^{-1} \text{ m}^{-1} \sim 4 \times 10^5 \text{ } \Omega^{-1} \text{ m}^{-1}$ があり、平均的には、 $\sigma_{\text{BiSb}} \sim 2.5 \times 10^5 \text{ } \Omega^{-1} \text{ m}^{-1}$ が得られる。この値は他のトポロジカル絶縁体の Bi_3Se_2 ($5 \times 10^4 \text{ } \Omega^{-1} \text{ m}^{-1}$)や $(\text{Bi}, \text{Sb})_3\text{Se}_2$ ($2.2 \times 10^4 \text{ } \Omega^{-1} \text{ m}^{-1}$)よりも一桁高く、一般的にMRAMに使われている金属、たとえばTa ($5.2 \times 10^5 \text{ } \Omega^{-1} \text{ m}^{-1}$)やCoFeB ($6 \times 10^5 \text{ } \Omega^{-1} \text{ m}^{-1}$)に近い。

【0033】

(2.2) スピンホール角

次に、BiSbのスピンホール角の評価結果を説明する。図7は、一実施例に係るMnGa/BiSbの積層構造の断面図および平面図である。この積層構造は、厚さ3nmの垂直磁化MnGaと厚さ10nmのBiSbを備え、 $100 \mu\text{m} \times 50 \mu\text{m}$ の素子寸法を有する。この実施例では、磁化が完全に垂直になっているため、BiSbから注入した純スピン流は面内の有効磁場 H_{SO} を発生する。この面内有効磁場により、面直方向の保磁力を弱める効果がある。

【0034】

図8(a)は、MnGa/BiSb積層構造の端子 I_+ と I_- の間に電流を流す時の磁化ヒステシスを示す図である。磁化ヒステシスは端子 V_+ と V_- の間に発生する異常ホール効果によるホール電圧を測定して評価できる。この図に示すように、面内電流密度が大きくなるにつれて、面直方向の保磁力が減少することが分かる。これは純スピン流による有効磁場 H_{SO} の効果を反映する。

【0035】

図8(b)は、面直方向の保磁力の減少量 H_C のBiSbに流れる電流密度 J_{NM} の関係を示す図である。参考のために、MnGa(3nm)とTa(5nm)からなる積層構造のデータも示す。この図から分かるように、単位電流密度あたりの保磁力の変化量 H_C/J_{NM} は、BiSbの場合は $3.7 \text{ kG} / (\text{MA} / \text{cm}^2)$ に対して、Taが $0.35 \text{ kG} / (\text{MA} / \text{cm}^2)$ である。この比較からも、BiSbは、非常に強いスピンホール効果を発揮することがわかる。

【0036】

上述したように、先行研究では、磁性層上のアモルファスBiのスピンホール角を評価したところ、非常に小さい $\theta_{sh} = 0.02$ あるいは 0.00012 しかなかった(非特許文献1, 2)。また理論計算から求められるBiSbの θ_{sh} は最大で $4.9 \times 10^4 \text{ } \Omega^{-1} \text{ m}^{-1}$ 程度にとどまっており、従って、スピンホール角 θ_{sh} は最大でも0.5程度であると考えられていた。

【0037】

図9は、一実施例に係るMnGa/BiSbの積層構造の断面図および平面図である。この積層構造は、面内磁化成分を持つ厚さ3nmのMnGaと厚さ10nmのBiSbが積層されており、 $100 \mu\text{m} \times 50 \mu\text{m}$ の素子に加工されたものである。この実施例では、磁化は面内成分があるときに、純スピン流注入による有効磁場 H_{SO} は面直成分を有す

10

20

30

40

50

るため、保磁力を強くする効果がある。図10は、面内にこの接合の端子 I_+ と I_- の間に電流を流す時の面直方向の磁化ヒステシスを示す図である。面直方向の磁化ヒステシスは端子 V_+ と V_- の間に発生する異常ホール効果によるホール電圧を測定して評価できる。この図に示すように、面内電流密度が大きくなるにつれて、面直方向の保磁力が増大することが分かる。これは有効磁場 H_{s0} の面直方向よる効果を反映する。

【0038】

図11(a)、(b)は、図9と同じサンプルに対して、外部磁場を面内に印加したときの面直方向の磁化ヒステシスを示す図である。この実施例では、有効磁場 H_{s0} の面直成分の効果をより分かりやすく観測できる。

【0039】

図11(a)には正電流、図11(b)には負の電流を流したときの測定結果が示される。図11(a)では、面内磁化成分が右向きに向く時(面内外部磁場が正の時)に H_{s0} が上向きに向くため、面直磁化成分が正であるが、面内磁化成分が左向きに向く時(面内外部磁場が負の時)に、有効磁場 H_{s0} の面直成分が下向きに向くため、面直磁化成分が負になる。

【0040】

図11(b)では逆向きの電流を流すため、純スピン流も逆向きに注入され、図11(a)に対して、有効磁場 H_{s0} の面直成分と面直磁化成分が逆の振る舞いを示す。これらの結果により、 B_{isb} による純スピン流注入効果が確認できた。

【0041】

次にスピンホール効果の強さを定量的に評価する。図10において、保磁力の変化量 H_c がそのまま H_{s0} に対応する。つまり、 $H_{s0} = H_c$ 。本発明では、また、純スピン流は次の式(1)で計算できる。

$$J_s = M_{MnGa} t_{MnGa} H_c \quad \dots (1)$$

ここで、 $M_{MnGa} = 250 \text{ emu/cc}$ はMnGaの磁化、 $t_{MnGa} = 3 \text{ nm}$ はMnGa磁性層の厚さである。さらに、スピンホール角は次の式(2)で計算できる。

$$\theta_{sh} = (2e/h_{bar}) \cdot J_s / J_{Bisb} \quad \dots (2)$$

J_{Bisb} は B_{isb} に流れる電流密度で、次の式(3)で計算できる。

$$\begin{aligned} J_{Bisb} &= I_{Bisb} / W \cdot t_{Bisb} \\ &= (W \cdot t_{Bisb})^{-1} \cdot B_{isb} t_{Bisb} / (B_{isb} t_{Bisb} + M_{MnGa} t_{MnGa}) I \\ &= (W \cdot t_{Bisb})^{-1} \cdot B_{isb} t_{Bisb} / (B_{isb} t_{Bisb} + M_{MnGa} t_{MnGa}) \times W (t_{Bisb} + t_{MnGa}) J \\ &= B_{isb} (t_{Bisb} + t_{MnGa}) / (B_{isb} t_{Bisb} + M_{MnGa} t_{MnGa}) J \quad \dots (3) \end{aligned}$$

【0042】

たとえば、 $J = 1.38 \times 10^6 \text{ A/cm}^2$ の時に、 $B_{isb} = 2.5 \times 10^5 \text{ T}$ 、 $M_{MnGa} = 5 \times 10^5 \text{ emu/cc}$ 、 $t_{MnGa} = 3 \text{ nm}$ 、 $t_{Bisb} = 10 \text{ nm}$ より、 $J_{Bisb} = 1.12 \times 10^6 \text{ A/cm}^2$ が得られる。一方、この電流密度における $H_{s0} = H_c = 3.1 \text{ kOe} = 31000 \text{ Oe}$ であることから、 $H_{s0} / J_{Bisb} = 2770 \text{ Oe} / (\text{MA/cm}^2)$ に達する。この値は従来に研究されてきた重金属TaやPtの $5 - 10 \text{ Oe} / (\text{A/cm}^2)$ よりも数百倍大きいことが分かる。実際に式(1)と式(2)を使って、各電流値における B_{isb} のスピンホール角を計算したところ、 $\theta_{sh} = 52$ の平均値が得られた。この値はMRAMによく使われるTa($\theta_{sh} = 0.15$)、Pt($\theta_{sh} = 0.08$)よりも遥かに大きい。一方、この値は理論計算の $\theta_{sh} = 0.5$ よりも100倍ぐらい大きいことから、理論計算で想定しているメカニズムと異なるメカニズムが存在し、それが B_{isb} の巨大なスピンホール効果に貢献しているものと考えられる。

【0043】

図12は、純スピン注入源の材料における常温スピンホール角 θ_{sh} 、電気伝導率 σ

10

20

30

40

50

よびスピホール伝導率 $s_h = (h_{bar} / 2e) \cdot s_h \times$ を示す図である。この比較からも、BiSbは圧倒的な高いスピホール伝導率 $1.3 \times 10^7 (h_{bar} / 2e)^{-1} m^{-1}$ を示すことが分かる。また、この値は理論計算の予測値 $4.9 \times 10^4 (h_{bar} / 2e)^{-1} m^{-1}$ よりも200倍以上大きい。

【0044】

(2.3) 超低電流磁化反転の実証

図12から分かるように、BiSbのスピホール角が他の材料より高いことから、非常に低電流密度で磁化反転できると考えられる。

【0045】

MnGa/BiSbの接合において、超低電流密度で磁化反転を行った。図13(a)、(b)は、MnGa(3nm)/BiSb(5nm)接合におけるパルス電流による磁化反転を示す図である。図13(a)は、外部磁場を面内の左方向(負)に印加して、磁化を左に傾いている状態で、100ミリ秒のパルス電流印加による磁化反転を行ったときの測定結果である。この図から分かるように、正電流を増やすと磁化が上向きから下向きに反転し、負の電流を増やすと磁化が下向きから上向きに反転することが分かる。

【0046】

また、図13(b)は、外部磁場を面内の右向き(正)に印加して、磁化を右に傾いている状態で、電流印加による磁化反転を行ったときの測定結果である。この図から分かるように、正電流を増やすと磁化が下向きから上向きに反転し、負の電流を増やすと磁化が上向きから下向きに反転することが分かる。つまり、磁化の傾く方向によって、電流による磁化反転の向きが逆になる。これは純スピン注入磁化反転の性質と一致している。

【0047】

一方、磁化反転に必要な電流密度が $J = 1.5 \times 10^6 A/cm^2$ と非常に小さいことにも着目すべきである。比較のために、MnGa(3nm)/Ta(5nm)接合では $J = 1.1 \times 10^8 A/cm^2$ 、MnGa(3nm)/IrMn(4nm)接合では $J = 1.5 \times 10^8 A/cm^2$ 、MnGa(2.5nm)/Pt(2nm)では $J = 5.0 \times 10^7 A/cm^2$ が必要だった。この実施例ではBiSbの巨大なスピホール効果による超低電流密度磁化反転を実証した。

【0048】

(3) SOT-MRAMへの応用

図14(a)、(b)は、SOT-MRAMのセル2の構造を模式的に示す図である。図14(a)を参照する。SOT-MRAMのセル2は、MTJ(Magnetic Tunnel Junction)素子10、純スピン注入源20、書き込みトランジスタ30、読み出しトランジスタ31を備える。MTJ素子10は、磁化自由層12、トンネル層14、磁化固定層16の積層構造を有する。純スピン注入源20は、磁化自由層12と接続される純スピン注入源20と、を備える。磁化自由層12はたとえばMnGaを用いることができるが、その限りでなく、そのほかの強磁性金属を用いることもできる。たとえばCo, Feなどの単元素の磁性金属、CoFe, NiFe, MnAl, MnGe, FePtなどの二元合金、CoFeBやCoMnSiなどの三元合金およびそれらの磁性体を含む多層構造であってもよい。磁化固定層16についても同様である。トンネル層14は、絶縁膜でありMgOが好適に用いられるが、AlOなど別の材料を用いてもよい。

【0049】

純スピン注入源20は、上述のBiSb層を含む。すなわち、磁化自由層12と純スピン注入源20のBiSb層の接合は、上述した実施例に係る積層構造として把握できる。

【0050】

純スピン注入源20であるBiSb層には、書き込みトランジスタ30を介して図示しない電源(ドライバ)が接続され、書き込みトランジスタ30がターンオンすると、パルス状の電流 I_c がBiSb層の面内方向(x方向)に流れ、これにより面直方向(z方向)にスピン流 I_s が流れ、これにより磁化自由層12の磁化反転が生じ、データが書き込まれる。

10

20

30

40

50

【 0 0 5 1 】

図 1 4 (b) の S O T - M R A M は図 1 4 (a) の構造を天地反転したものである。

【 0 0 5 2 】

最後に B i S b を用いる S O T - M R A M の性能を評価する。例として T D K 社製の M R A M 素子 3 7 n m を想定する。5 n m の B i S b を純スピン注入源として使う場合、3 7 n m 素子に必要な磁化反転の電流は 2 . 2 μ A である。一方、従来のスピン注入磁化反転法では、2 4 μ A が必要だった。従って、B i S b を S O T - M R A M に使えば、S T T - M R A M よりも書き込み電流および書き込み電力を 1 / 1 0 倍に削減できる。また、S O T - M R A M は S T T - M R A M よりも 1 0 倍早く書き込めるため、B i S b の S O T - M R A M の書き込みエネルギーは S T T - M R A M よりも 1 / 1 0 0 倍小さくできる。

10

【 0 0 5 3 】

また、書き込み電流を小さくすることで、配線の信頼性が向上する。さらに書き込み電流を M T J 素子に直接流す必要がないため、素子の寿命が延びる。また、M T J 素子の抵抗を増やし、読み出し電流を減らすことができるため、読み出し電力も削減できる。書き込み電流を小さくすることで、駆動トランジスタを 1 / 1 0 倍程度小さくできるため、集積率を高めてメモリの容量を増やすことができる。

【 0 0 5 4 】

(4) メモリセルの 2 端子化

B i S b には、トポロジカル表面状態による 2 次元の電流が支配的であるという特性がある。この特性を利用して、垂直磁化膜を有する S O T - M R A M を実装する場合、2 端子化することができる。

20

【 0 0 5 5 】

図 1 5 は、2 端子 S O T - M R A M の概念図である。通常の S O T - M R A M では、図 1 4 に示すように、面内の書き込みのパスと面直の読み出しパスが異なるため、三端子、つまり、2 個のトランジスタ 3 0 , 3 1 が必要である。また、磁化が垂直の場合、面内にバイアス磁場を印加する必要がある。一方、B i S b を利用すると、図 1 5 に示すように垂直の電流パス 4 0 を使って書き込みができる。これは垂直方向に電流を流しても、B i S b 中には必ず面内電流 4 2 になるため、スピンホール効果によって純スピン流を注入できるからである。その結果、書き込み用と読み出し用とでトランジスタ 3 2 を兼用でき、2 端子化することができる。さらに、素子中には電流が垂直に流れるため、スピントランスファートルクも効くため、面内バイアス磁場を印加しなくても、磁化反転ができる。

30

【 0 0 5 6 】

図 1 6 (a)、(b) は、2 端子 S O T - M R A M のセル 2 A の構造を模式的に示す図である。図 1 6 (a) を参照する。S O T - M R A M のセル 2 A は、M T J (Magnetic Tunnel Junction) 素子 1 0、純スピン注入源 2 0、書き込み・読み出しトランジスタ 3 2 を備える。図 1 4 (a)、(b) では、純スピン注入源 2 0 が接地されている (ソースラインと接続される) のに対して、図 1 6 (a)、(b) では、M n G a 磁性薄膜 1 0 の磁化固定層 1 6 が接地されている点である。図 1 6 (b) の S O T - M R A M は図 1 6 (a) の構造を天地反転したものである。

40

【 0 0 5 7 】

実施の形態では、B i S b 純スピン注入源の用途として M R A M を説明したがその限りでなく、磁性層の歳差運動を用いるマイクロ波発生器など、純スピン注入源を要するいかなる用途にも利用可能である。

【 符号の説明 】

【 0 0 5 8 】

- 2 セル
- 1 0 M T J 素子
- 1 2 磁化自由層
- 1 4 トンネル層

50


- 1 6 磁化固定層
- 2 0 純スピン注入源
- 3 0 書き込みトランジスタ

【産業上の利用可能性】


【0059】

本発明は、磁気抵抗メモリに利用できる。


【図1】




【図3】




【図2】




【 図 4 】




【 図 5 】




【 図 7 】



【 図 6 】




(b)



(a)


【 図 8 】




(a)

(b)



【 図 9 】



【 図 1 0 】




【 図 1 1 】




【 図 1 2 】

	θ_{sh}	σ ($\Omega^{-1}m^{-1}$)	$\frac{\sigma_{sh}}{2e}$ ($\frac{h}{2e}\Omega^{-1}m^{-1}$)
Ta	0.15(Δ)	5.3×10^5 (\odot)	0.8×10^5
W	0.4(Δ)	4.7×10^5 (\odot)	1.9×10^5
Pt	0.08(\times)	4.2×10^6 (\odot)	3.4×10^5
Bi ₂ Se ₃	2-3.5(\circ)	5.7×10^4 (Δ)	$1.1-2.0 \times 10^5$
(BiSb) ₂ Te ₃	2(\circ)	2.2×10^4 (Δ)	0.4×10^5
BiSb(本開示)	52(\odot)	2.5×10^5 (\odot)	1.3×10^7


【図 1 3】




【図 1 5】



【図 1 4】



【図 1 6】



【手続補正書】

【提出日】令和1年7月1日(2019.7.1)

【手続補正1】

【補正対象書類名】特許請求の範囲

【補正対象項目名】全文

【補正方法】変更

【補正の内容】

【特許請求の範囲】

【請求項1】

磁化自由層を含むMTJ(磁気トンネル接合)素子と、
前記磁化自由層と界面を介して接続されるトポロジカル表面状態を有するトポロジカル絶縁体のBiSb層を含み、前記界面は前記BiSb層の結晶成長方向と垂直である純スピン注入源と、

を備え、前記BiSb層に面内電流を流し、前記磁化自由層に前記界面と面直方向に純スピン流を供給し、前記磁化自由層の磁化反転が可能であることを特徴とする磁気抵抗メモリ。

【請求項2】

前記BiSb層はトポロジカル表面状態によるスピホール効果を有し、当該スピホール効果により発生した純スピン流を前記磁化自由層に、前記界面と面直方向に供給し、前記純スピン流の注入によるスピン偏極の向きと前記自由磁化層の磁化向きに直交するスピン軌道トルクの成分により前記磁化自由層に作用できる請求項1に記載の磁気抵抗メモリ。

【請求項3】

前記BiSb層は(012)配向を有することを特徴とする請求項1または2に記載の磁気抵抗メモリ。

【請求項4】

前記BiSb層のトポロジカル表面状態を利用して、セルが2端子化されていることを特徴とする請求項1から3のいずれかに記載の磁気抵抗メモリ。

【請求項5】

面内バイアス磁場の印加を行わないことを特徴とする請求項4に記載の磁気抵抗メモリ。

【請求項6】

磁気抵抗メモリの製造方法であって、
磁化自由層を形成するステップと、
BiSb層を含む純スピン注入源を形成するステップと、
を備え、前記BiSb層は(012)配向を有することを特徴とする製造方法。

【請求項7】

(削除)

【請求項8】

(削除)

【請求項9】

磁性体に純スピン流を注入する純スピン注入源であって、
前記磁性体と界面を介して接続されるトポロジカル表面状態を有するトポロジカル表面状態を有するトポロジカル絶縁体のBiSb層を含み、前記界面は前記BiSb層の結晶成長方向と垂直であり、前記BiSb層に流れる面内電流に応じて、前記磁性体に前記界面と面直方向に純スピン流を供給することを特徴とする純スピン注入源。

【請求項10】

前記BiSb層は、結晶化していることを特徴とする請求項9に記載の純スピン注入源。

【請求項11】

磁化自由層を含むM T J (磁気トンネル接合) 素子と、
前記磁化自由層と接続されるB i S b層を含む純スピン注入源と、
を備え、

前記B i S b層が(0 1 2)配向を有するように立方結晶構造の下地層が利用される磁気抵抗メモリ。

【手続補正書】

【提出日】令和2年3月10日(2020.3.10)

【手続補正1】

【補正対象書類名】特許請求の範囲

【補正対象項目名】全文

【補正方法】変更

【補正の内容】

【特許請求の範囲】

【請求項1】

磁化自由層を含むM T J (磁気トンネル接合) 素子と、

前記磁化自由層と界面を介して接続されるトポロジカル表面状態を有するトポロジカル絶縁体のB i S b層を含み、前記界面は前記B i S b層の結晶成長方向と垂直である純スピン注入源と、

を備え、前記B i S b層に面内電流を流し、前記磁化自由層に前記界面と面直方向に純スピン流を供給し、前記磁化自由層の磁化反転が可能であることを特徴とする磁気抵抗メモリ。

【請求項2】

前記B i S b層はトポロジカル表面状態によるスピホール効果を有し、当該スピホール効果により発生した純スピン流を前記磁化自由層に、前記界面と面直方向に供給し、前記純スピン流の注入によるスピン偏極の向きと前記磁化自由層の磁化向きに直交するスピ軌道トルクの成分により前記磁化自由層に作用できる請求項1に記載の磁気抵抗メモリ。

【請求項3】

前記B i S b層は(0 1 2)配向を有することを特徴とする請求項1または2に記載の磁気抵抗メモリ。

【請求項4】

前記B i S b層のトポロジカル表面状態を利用して、セルが2端子化されていることを特徴とする請求項1から3のいずれかに記載の磁気抵抗メモリ。

【請求項5】

面内バイアス磁場の印加を行わないことを特徴とする請求項4に記載の磁気抵抗メモリ。

【請求項6】

磁気抵抗メモリの製造方法であって、

磁化自由層を形成するステップと、

B i S b層を含む純スピン注入源を形成するステップと、

を備え、前記B i S b層は(0 1 2)配向を有することを特徴とする製造方法。

【請求項7】

磁性体に純スピン流を注入する純スピン注入源であって、

前記磁性体と界面を介して接続されるトポロジカル表面状態を有するトポロジカル表面状態を有するトポロジカル絶縁体のB i S b層を含み、前記界面は前記B i S b層の結晶成長方向と垂直であり、前記B i S b層に流れる面内電流に応じて、前記磁性体に前記界面と面直方向に純スピン流を供給することを特徴とする純スピン注入源。

【請求項8】

前記B i S b層は、結晶化していることを特徴とする請求項7に記載の純スピン注入源。

【請求項 9】

磁化自由層を含む M T J (磁気トンネル接合) 素子と、
前記磁化自由層と接続される B i S b 層を含む純スピン注入源と、
を備え、
前記 B i S b 層が (0 1 2) 配向を有するように立方結晶構造の下地層が利用される磁
気抵抗メモリ。

【 国際調査報告 】

INTERNATIONAL SEARCH REPORT		International application No. PCT/JP2018/034191
A. CLASSIFICATION OF SUBJECT MATTER		
Int.Cl. H01L21/8239(2006.01)i, H01L27/105(2006.01)i, H01L29/82(2006.01)i, H01L43/08(2006.01)i, H01L43/10(2006.01)i		
According to International Patent Classification (IPC) or to both national classification and IPC		
B. FIELDS SEARCHED		
Minimum documentation searched (classification system followed by classification symbols) Int.Cl. H01L21/8239, H01L27/105, H01L29/82, H01L43/08, H01L43/10		
Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched		
Published examined utility model applications of Japan		1922-1996
Published unexamined utility model applications of Japan		1971-2018
Registered utility model specifications of Japan		1996-2018
Published registered utility model applications of Japan		1994-2018
Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)		
C. DOCUMENTS CONSIDERED TO BE RELEVANT		
Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
X A	JP 2014-45196 A (SAMSUNG ELECTRONICS CO., LTD.) 13 March 2014, paragraphs [0062]-[0064], [0067], [0074], fig. 3 & US 2014/0056060 A1, paragraphs [0035]-[0037], [0039], [0044], fig. 3 & US 2014/0056061 A1 & DE 102013109012 A1 & CN 103633239 A & KR 10-2014-0027036 A & CN 104051611 A & KR 10-2014-0113428 A	1, 2, 9, 10 3-8, 11
<input checked="" type="checkbox"/> Further documents are listed in the continuation of Box C. <input type="checkbox"/> See patent family annex.		
* Special categories of cited documents: "A" document defining the general state of the art which is not considered to be of particular relevance "E" earlier application or patent but published on or after the international filing date "L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified) "O" document referring to an oral disclosure, use, exhibition or other means "P" document published prior to the international filing date but later than the priority date claimed		"I" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention "X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone "Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art "&" document member of the same patent family
Date of the actual completion of the international search 07 November 2018 (07.11.2018)		Date of mailing of the international search report 20 November 2018 (20.11.2018)
Name and mailing address of the ISA/ Japan Patent Office 3-4-3, Kasumigaseki, Chiyoda-ku, Tokyo 100-8915, Japan		Authorized officer Telephone No.

INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2018/034191

C (Continuation). DOCUMENTS CONSIDERED TO BE RELEVANT		
Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
X A	WO 2017/034563 A1 (INTEL IP CORPORATION) 02 March 2017, paragraphs [0042], [0043], [0053]-[0055], fig. 2A, 2B (Family: none)	1, 9 2-8, 10, 11
Y A	WO 2017/090736 A1 (TDK CORPORATION) 01 June 2017, paragraphs [0030], [0037], [0055], [0059]-[0063], [0071]-[0073], fig. 1, 2 & WO 2017/090726 A1 & WO 2017/090728 A1 & WO 2017/090730 A1 & WO 2017/090733 A1 & WO 2017/090739 A1 & CN 108292702 A & CN 108292704 A & CN 108292703 A & CN 108292705 A	1, 2, 4, 5, 9, 10 3, 6-8, 11
Y	JP 2017-59690 A (TOSHIBA CORP.) 23 March 2017, paragraphs [0050]-[0053], [0190], [0191], fig. 5(b) & US 2017/0077394 A1, paragraphs [0091], [0092], [0260], [0261], fig. 5B	1, 2, 4, 5, 9, 10
X A	JP 60-160015 A (SONY CORP.) 21 August 1985, page 2, upper right column, lines 12-17, page 3, upper left column, line 18 to upper right column, line 2 & GB 2153852 A, page 2, left column, lines 10-20, page 3, left column, lines 5-13 & DE 3503109 A1 & FR 2558981 A1	7 1-6, 8-11
A	JP 8-249875 A (TOSHIBA CORP.) 27 September 1996, entire text, all drawings (Family: none)	1-11

国際調査報告		国際出願番号 PCT/J P 2 0 1 8 / 0 3 4 1 9 1	
A. 発明の属する分野の分類 (国際特許分類 (IPC)) Int.Cl. H01L21/8239(2006.01)i, H01L27/105(2006.01)i, H01L29/82(2006.01)i, H01L43/08(2006.01)i, H01L43/10(2006.01)i			
B. 調査を行った分野 調査を行った最小限資料 (国際特許分類 (IPC)) Int.Cl. H01L21/8239, H01L27/105, H01L29/82, H01L43/08, H01L43/10			
最小限資料以外の資料で調査を行った分野に含まれるもの 日本国実用新案公報 1922-1996年 日本国公開実用新案公報 1971-2018年 日本国実用新案登録公報 1996-2018年 日本国登録実用新案公報 1994-2018年			
国際調査で使用した電子データベース (データベースの名称、調査に使用した用語)			
C. 関連すると認められる文献			
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号	
X A	JP 2014-45196 A (三星電子株式会社) 2014.03.13, 段落[0062] - [0064], [0067], [0074], 図3 & US 2014/0056060 A1, 段落[0035] - [0037], [0039], [0044], 図3 & US 2014/0056061 A1 & DE 102013109012 A1 & CN 103633239 A & KR 10-2014-0027036 A & CN 104051611 A & KR 10-2014-0113428 A	1, 2, 9, 10 3-8, 11	
<input checked="" type="checkbox"/> C欄の続きにも文献が列挙されている。 <input type="checkbox"/> パテントファミリーに関する別紙を参照。			
* 引用文献のカテゴリー 「A」特に関連のある文献ではなく、一般的技術水準を示すもの 「E」国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの 「L」優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献 (理由を付す) 「O」口頭による開示、使用、展示等に言及する文献 「P」国際出願日前で、かつ優先権の主張の基礎となる出願		の日の後に公表された文献 「T」国際出願日又は優先日後に公表された文献であって出願と矛盾するものではなく、発明の原理又は理論の理解のために引用するもの 「X」特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの 「Y」特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの 「&」同一パテントファミリー文献	
国際調査を完了した日 07.11.2018		国際調査報告の発送日 20.11.2018	
国際調査機関の名称及びあて先 日本国特許庁 (ISA/J P) 郵便番号100-8915 東京都千代田区霞が関三丁目4番3号		特許庁審査官 (権限のある職員) 宮本 博司	5 F 6 3 1 3
		電話番号 03-3581-1101	内線 3516

国際調査報告		国際出願番号 PCT/J P 2 0 1 8 / 0 3 4 1 9 1
C (続き) . 関連すると認められる文献		
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号
X A	WO 2017/034563 A1 (INTEL IP CORPORATION) 2017.03.02, 段落 [0042], [0043], [0053] - [0055], 図 2A, 2B (ファミリーなし)	1, 9 2-8, 10, 11
Y A	WO 2017/090736 A1 (TDK株式会社) 2017.06.01, 段落[0030], [0037], [0055], [0059] - [0063], [0071] - [0073], 図 1, 2 & WO 2017/090726 A1 & WO 2017/090728 A1 & WO 2017/090730 A1 & WO 2017/090733 A1 & WO 2017/090739 A1 & CN 108292702 A & CN 108292704 A & CN 108292703 A & CN 108292705 A	1, 2, 4, 5, 9, 10 3, 6-8, 11
Y	JP 2017-59690 A (株式会社東芝) 2017.03.23, 段落[0050] - [0053], [0190], [0191], 図 5(b) & US 2017/0077394 A1, 段落[0091], [0092], [0260], [0261], 図 5B	1, 2, 4, 5, 9, 10
X A	JP 60-160015 A (ソニー株式会社) 1985.08.21, 第 2 頁右上欄第 12 - 17 行、第 3 頁左上欄第 18 行 - 右上欄第 2 行 & GB 2153852 A, 第 2 頁左欄第 10 - 20 行、第 3 頁左欄第 5 - 13 行 & DE 3503109 A1 & FR 2558981 A1	7 1-6, 8-11
A	JP 8-249875 A (株式会社東芝) 1996.09.27, 全文, 全図 (ファミリ ーなし)	1-11

フロントページの続き

(81)指定国・地域 AP(BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW), EA(AM, AZ, BY, KG, KZ, RU, TJ, TM), EP(AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR), OA(BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG), AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT

(72)発明者 ゲイン フン ユイ カン

東京都目黒区大岡山 2 丁目 1 2 番 1 号 国立大学法人東京工業大学内

Fターム(参考) 4M119 AA01 AA05 BB01 CC05 CC10 DD17 DD26 DD33 EE03 EE04
5F092 AA03 AA04 AC12 AC26 AD03 AD23 AD25 BB22 BB23 BB35
BB36 BB42 BB43 BB55 BC03 BC04

(注)この公表は、国際事務局(WIPO)により国際公開された公報を基に作成したものである。なおこの公表に係る日本語特許出願(日本語実用新案登録出願)の国際公開の効果は、特許法第184条の10第1項(実用新案法第48条の13第2項)により生ずるものであり、本掲載とは関係ありません。