Top > Search of Japanese Patents > LAMINATED STRUCTURE ON SEMICONDUCTOR SUBSTRATE > Specification

Specification :(In Japanese)半導体基板上の積層構造

Country (In Japanese)日本国特許庁(JP)
Gazette (In Japanese)特許公報(B2)
Patent Number P5228158
Publication number P2008-306009A
Date of registration Mar 29, 2013
Date of issue Jul 3, 2013
Date of publication of application Dec 18, 2008
Title of the invention, or title of the device (In Japanese)半導体基板上の積層構造
IPC (International Patent Classification) H01L  21/8246      (2006.01)
H01L  27/105       (2006.01)
H01L  21/316       (2006.01)
FI (File Index) H01L 27/10 444A
H01L 21/316 M
Number of claims or invention 5
Total pages 8
Application Number P2007-152277
Date of filing Jun 8, 2007
Date of request for substantive examination Jun 7, 2010
Patentee, or owner of utility model right (In Japanese)【識別番号】304027349
【氏名又は名称】国立大学法人豊橋技術科学大学
Inventor, or creator of device (In Japanese)【氏名】石田 誠
【氏名】澤田 和明
【氏名】郭 益平
【氏名】赤井 大輔
Examiner (In Japanese)【審査官】外山 毅
Document or reference (In Japanese)特開2004-096050(JP,A)
特開2007-227753(JP,A)
国際公開第2004/061881(WO,A1)
特開平11-053935(JP,A)
特開平10-027886(JP,A)
特開2007-043095(JP,A)
Field of search H01L 21/8246
H01L 21/316
H01L 27/105
Scope of claims (In Japanese)【請求項1】
半導体基板上にエピタキシャル成長したγ-Al2O3薄膜からなるバッファ層を形成し、該バッファ層上にLaNiO3(LNO)薄膜を形成し、該LNO薄膜上にさらに下部電極材料である(110)配向したPt薄膜を形成し、該Pt薄膜上に強誘電体材料であるPbZr1-XTiXO3
(PZT)薄膜を形成してなることを特徴とする半導体基板上の積層構造。
【請求項2】
前記PZT薄膜上に、上部電極部を備えることを特徴とする請求項1に記載の半導体基板上の積層構造。
【請求項3】
前記PZT薄膜は、(110)配向したPZT薄膜であることを特徴とする請求項1または2に記載の半導体基板上の積層構造。
【請求項4】
前記半導体基板は、シリコン単結晶基板であることを特徴とする請求項1ないし3のいずれかに記載の半導体基板上の積層構造。
【請求項5】
前記LNO薄膜、γ-Al2O3薄膜およびシリコン単結晶基板の配向がともに(100)配向であることを特徴とする請求項4に記載の半導体基板上の積層構造。
Detailed description of the invention (In Japanese)【技術分野】
【0001】
本発明は、強誘電体薄膜を用いた半導体基板上の積層構造に関するものである。
【背景技術】
【0002】
近年、強誘電体の有する焦電特性、圧電特性を用いた各種デバイスの研究開発が行なわれている。これらは、強誘電体の特性を応用したものであり、例えば、超音波センサや赤外線センサが挙げられる。強誘電体の材料としては、Pbを含有するペロブスカイト型の強誘電体、特にPbZr1-xTixO3(PZT)、PbLaO3(PLT)等の材料が、圧電特性、焦電特性の点で優れており、各種センサへの応用が期待されている。
【0003】
これらの強誘電体を各種センサに利用する場合、システムとしての小型化や低ノイズ性を実現するために、強誘電体と信号処理回路の一体化(スマート化)が必要となる。強誘電体と信号処理回路の一体化を実現するためには、シリコン基板等の半導体基板上に強誘電体薄膜と信号処理回路を形成することが必要となる。
【0004】
このように、シリコン基板上に強誘電体薄膜を形成する場合、シリコン基板上にバッファ層を形成することが知られている。シリコン基板上にバッファ層を形成することで、シリコンと強誘電体の格子のミスマッチを低減することができるのである。また、バッファ層は、強誘電体のPbがシリコン基板中へ拡散するのを防止するバリア層として、また、強誘電体薄膜直下に形成される下部電極薄膜とシリコン基板との電気的絶縁と確保する絶縁膜としての役割も有している。
【0005】
本出願の発明者らは、上記の知見に基づき、後述する特許文献1に記載されているように、シリコン基板上にバッファ層であるγ-Al2O3膜を形成し、その上に下部電極としてのPt層を形成し、Pt層の上に強誘電体薄膜を形成して素子を構成した。下部電極としては、従来より、PZT等の強誘電体薄膜の電極材料として用いられてきたプラチナ(Pt)膜を用いた。Ptは、最密充填構造である面心立方格子(FCC)構造をとるため、(111)面への自己配向性が強く、SiO2のようなアモルファス上にも(111)面へ配向し、Ptの上の強誘電体膜も配向性が良い。しかし、Ptは配向性が強いため柱状結晶が成長し、粒界に沿ってPbなどが下地に拡散し易くなるという問題があった。また、下部電極にPtを用いた場合、PZT焼成時のストレスにより、下部電極PtとSiO2、γ-Al2O3膜、PZT等の酸化物との界面において、剥離が生じるといった問題があった。このため、下部電極Ptに代わる電極材料として導電性酸化物を用いる試みが行なわれている。これを特許文献2から6に示す。

【特許文献1】特開2004-281742号公報
【特許文献2】特開平11-274433号公報
【特許文献3】特表2000-509200号公報
【特許文献4】特開平8-340087号公報
【特許文献5】特開平8-335672号公報
【特許文献6】特開平8-330540号公報
【0006】
特許文献2は、シリコン基板上の不純物拡散層および下部バリア金属層((Ti、Al)N)の上に、下部電極薄膜としてSrRuO3を形成し、その上に強誘電体薄膜としてBSTO薄膜を形成したものである。また、特許文献3は、シリコン上の絶縁層の上にTiN層およびPt層を形成し、導電性酸化物である酸化ランタンストロンチウムコバルト(LSCO)などのペロブスカイト層を形成したものである。
【0007】
また、特許文献3、4および5は、シリコン基板上に、バッファ層であるMgAl2O4(マグネシウム・アルミニウム・スピネル)を用い、電極としてSrRuO3薄膜を用いたものである。
【発明の開示】
【発明が解決しようとする課題】
【0008】
配向性の制御は薄膜の特性を望ましいものとするために有効な手法である。これまでに、(111)や(100)面への配向制御については焦電特性や圧電特性が良くなるという報告はある。例えば、(100)についてはLaNiO3、PbTiO3やγ-Al2O3をバッファ層に用いた構造が報告されている。(111)については、焼成温度の制御やTiOxバッファ層を用いたものがある。しかしながら、(110)配向についてはランダム配向になりやすく、単一に配向した場合の特性は明らかではない。
【0009】
そこで、本発明は上記課題を解決するためになされたものであり、(110)に配向したPt膜を用いることにより、優れた特性の強誘電体素子の積層構造を得ることを目的とする。
【課題を解決するための手段】
【0010】
本発明は上記目的を達成するために創案されたものであり、請求項1に係る発明は、半導体基板上にLaNiO3(LNO)薄膜を有し、前記LNO膜上部にさらに(110)配向したPt薄膜を備えることを特徴とする半導体基板上の積層構造によって構成される。この構成によれば、半導体基板上にLNO薄膜を形成しその上部にPt膜を形成することで(111)に配向しやすいPt膜を(110)に配向させて形成することができる。
【0011】
また、本発明は、前記半導体基板とLNO薄膜との間にバッファ層を有することを特徴とする半導体基板上の積層構造によっても構成することができる。この構成によれば、バッファ層により半導体基板とLNO薄膜との反応を抑制できる。
【0012】
また、本発明は、前記バッファ層が絶縁体であることを特徴とする半導体基板上の積層構造によっても構成することができる。この構成によれば、絶縁体を利用することでLNO薄膜と半導体基板との電気的絶縁がなされ、半導体基板上の積層構造の作製が容易となる。
【0013】
また、本発明は、前記バッファ層がエピタキシャル成長したγ-Al2O3薄膜であることを特徴とする半導体基板上の積層構造によっても構成することができる。この構成によれば、エピタキシャル成長したγ-Al2O3薄膜を利用することでより高品質なLNO薄膜を容易に得ることができる。
【0014】
また、本発明では、前記Pt薄膜上に、配向性の強誘電体薄膜を積層させたことを特徴とする半導体基板上の積層構造によっても構成することができる。この構成によれば、配向性の強誘電体薄膜を形成することができるため、特性の優れた強誘電体薄膜を得ることができる。
【0015】
また、本発明は、前記強誘電体薄膜上に、上部電極をさらに備えることを特徴とする半導体基板上の積層構造によっても構成することができる。この構成によれば、強誘電体薄膜を用いた検出素子や記憶素子を構成することができる。
【0016】
また、本発明は、前記強誘電体薄膜が、(110)配向したPb(Zr,Ti)O3薄膜であることを特徴とする半導体基板上の積層構造によっても構成することができる。この構成によれば、(100)や(111)に配向した場合より優れた特性のPb(Zr,Ti)O3薄膜を得ることができる。
【0017】
また、本発明は、前記半導体基板は、シリコン単結晶基板であることを特徴とする半導体基板上の積層構造によっても構成することができる。この構成によれば、半導体基板としてシリコン単結晶基板を用いるため、各薄膜を配向性の強い薄膜とすることができるため、優れた特性の強誘電体薄膜を得ることができる。
【0018】
また、本発明は、前記LaNiO3(LNO)薄膜、γ-Al2O3膜、およびシリコン単結晶基板の配向がともに(100)配向であることを特徴とする半導体基板上の積層構造によって構成することもできる。この構成によれば、それぞれの薄膜の配向を(100)配向とすることにより、容易にPt薄膜の配向が(110)となり、優れた特性の強誘電体薄膜を得ることができる。
【発明の効果】
【0019】
本発明は、半導体基板上に、LaNiO3薄膜を用いすることでその上部のPt薄膜を(110)配向させる。これにより、(110)に配向したPb(Zr,Ti)O3薄膜を得ることができる。
【0020】
この(110)に配向したPb(Zr,Ti)O3薄膜は従来の(111)や(100)に配向した薄膜と比較して、優れた強誘電特性や焦電特性を示すため、センサ、アクチュエータ、不揮発性記憶素子の特性をバルクセラミクス以上に改善することができる。
【発明を実施するための最良の形態】
【0021】
本発明を実施するための実施形態について説明する。図1はMFMIS(Metal-Ferroelectric-Metal-Insulator-Semiconductor)構造2の構成を示す断面図である。
【0022】
図1において、MFMIS構造2の最下部はシリコン基板4である。シリコン基板4は(100)配向の単結晶基板である。シリコン基板4の直上には、γ-Al2O3膜6が形成されている。γ-Al2O3膜6はシリコン基板4にエピタキシャル成長されるものであり、γ-Al2O3膜6の配向は(100)である。γ-Al2O3膜6は、MFMIS構造2の絶縁膜として用いられるとともに、上部に形成される各膜のバッファ層としても用いられる。
【0023】
このγ-Al2O3膜6は、サファイア(α-Al2O3)と同様の組成比を有するが、サファイアが六方晶であるのに対し、シリコン基板4上に形成されるγ-Al2O3膜6は立方晶で欠損スピネル構造を持つγ相である。MFMIS構造2に用いられるγ-Al2O3膜6は、優れた拡散バリア性を有し、物理的、化学的に安定な薄膜である。また、γ-Al2O3膜6はシリコンとの実効格子不整合率が小さく(2.4パーセント)、比較的高い比誘電率を持ち(εr~7.36)、絶縁性に優れている。
【0024】
したがって、γ-Al2O3膜6は、他のエピタキシャル成長可能な絶縁材料と比較して優れているといえる。例えば、MgAl2O4は、高温で安定する材料であり、耐薬品性に優れているが、高温でないと結晶性良く成長させることができない。また、CaF2は一部の薬品に弱いため、デバイスの構造や作製プロセスに制限を受けるという欠点がある。
【0025】
γ-Al2O3膜6は、例えば、UHV-CVD(UltraHigh Vacuum Chemical Vapor Deposition)法によって形成することができる。UHV-CVD法では、排気系にターボ分子ポンプを用いることで、背圧10-7Paを達成し、H2Oなどのコンタミネーションガスを低減することができる。また、加熱方式は、ヒーターを使用して基板のみを加熱するCold-Wall型を採用しており、昇温時におけるチャンバー側壁からの脱離ガスを防止している。γ-Al2O3膜6の成長におけるAl源としては、TMA(Tri-Metyhl Aluminum:Al(CH33)、酸素源としてO2ガスを用いている。
【0026】
γ-Al2O3膜6の直上には、LaNiO3(LNO)膜8が形成されている。LNO膜8は、導電性酸化物の一種であり、配向は(100)である。
【0027】
LNO膜8の成膜方法は、物理的手法としてはRFスパッタリング、パルスレーザーデポジション(PLD)、化学的手法としては有機金属化学気相蒸着(MOCVD)、溶液法、ゾルゲル法などである。
【0028】
Pt薄膜10は、LNO膜8の直上に形成され、強誘電体薄膜の下部電極として利用される。Pt膜10は(110)配向となる。
【0029】
PZT薄膜12は、Pt膜10の直上に形成される。PZT12の材料であるPZTは、ジルコン酸チタン酸鉛Pb(Zr,Ti)O3であり、反強誘電体であるジルコン酸鉛(PbZrO3)と強誘電体であるチタン酸鉛(PbTiO3)とを両成分とするPbZrO3-PbTiO3系全率固溶体である。
【0030】
PZT薄膜12を構成するPZTの結晶性ついては、多結晶PZTよりもエピタキシャルPZTの方が優れた特性を示すことがわかっている。
【0031】
PZT薄膜12の直上にはPt膜14が形成されている。Pt膜14は上部電極の役割を担うものである。
【0032】
上述したように、本発明の実施形態のMFMIS構造2は、シリコン基板4上にγ-Al2O3膜6、LNO膜8、Pt膜10、PZT薄膜12およびPt膜14を順次積層させたため、この薄膜を各種センサ素子に加工することにより、強誘電体の焦電性などを利用したセンサ素子を構成することができる。
【0033】
また、本実施形態のMFMIS構造2は、シリコン基板4の直上にγ-Al2O3膜6をバッファ層として用いたため、γ-Al2O3膜6の直上に形成されるLNO膜8の結晶性の向上が期待できる。
【0034】
また、本実施形態のMFMIS構造2は、シリコン基板4の直上にγ-Al2O3膜6をバリア層として用いたため、PZT薄膜12とシリコン基板4との間のPb、Siの相互拡散を防止することができる。
【0035】
また、本実施形態のMFMIS構造2は、γ-Al2O3膜6の直上にLNO膜8を用いたため、LNO膜8とγ-Al2O3膜6との密着性を向上させることができる。γ-Al2O3膜6直上にPt膜を形成し下部電極とした場合は、PZT薄膜12の焼成時のストレスによって、Pt膜とγ-Al2O3膜6の界面に剥離が生じる場合があるが、下部電極にLNO膜8を用いることにより、LNO膜8とγ-Al2O3膜6の界面の剥離を防ぐことができる。これは、γ-Al2O3膜6とLNO膜8がともに酸化物であるため、両者の密着性が向上したものと考えられるためである。
【実施例】
【0036】
本発明の実施形態に対応する実施例について説明する。
(γ-Al2O3膜の成膜)
シリコン基板(100)上にγ-Al2O3膜をエピタキシャル成膜させた。CVD装置における成長条件は、基板温度が900~950℃、圧力が5~500Pa、成長時間が30分であり、膜厚は50nmの(100)配向膜であった。
【0037】
(LNO膜の成膜)
次に、γ-Al2O3膜上にLNO膜を成膜させた。LNO膜はゾルゲル法によって成膜させた。ゾルゲル法とは、前躯体溶液を目的基板上に塗布してコーティング膜を形成し、熱処理による乾燥、有機成分の分解、除去工程を経て、最終的には目的の物質へと結晶化させて薄膜を得る方法である。コーティング膜の形成方法としては、使用溶液量が少ないスピンコーティング法を利用した。濃度0.3Mの前躯体溶液を使用した場合、一層のLNO膜の膜厚は、約20nmであったため、これを5回繰り返し100nmの(100)に配向したLNO膜を得た。
【0038】
(Pt膜の成膜)
(100)に配向したLNO膜上にRFスパッタ法により(110)に配向したPt膜を100nm成膜した。スパッタ時の基板温度は550~650℃で、RFパワーは0.8~1.2W/cm2とした。
【0039】
(PZT薄膜の成膜)
Pt膜の上に、PZT薄膜を成膜した。PZT薄膜の成膜方法はゾルゲル法を用いた。使用したPZTの組成比(Zr/Ti比)は、Zr/Ti=40/60のものを使用した。スピンコート法による一層のPZT膜厚は約80nmとなった。これを三層成膜し、約240nmのPZT薄膜を得た。
【0040】
(PZT薄膜の評価)
Pt/LNO/γ-Al2O3/Si基板上のPZT薄膜のXRDパターンの測定結果を図2に示す。図2に示されているように、LNO(100)膜の上に、Pt(110)、PZT薄膜(110)が強く配向して形成されていることが分かった。これより、Pt/LNO/γ-Al2O3/Si基板によって、PZT(110)の配向制御が実現できた。
【0041】
(上部Pt膜の成膜)
得られた薄膜の電気的特性を評価するために、PZT/Pt/LNO/γ-Al2O3/Si上に上部電極としてPtを成膜した。Pt膜はスパッタ法により約100nm成膜した。
【0042】
(PZT薄膜の強誘電特性)
PZT薄膜の強誘電特性は、強誘電体薄膜評価装置(東陽テクニカ製、FCE-2)のヒステリシス測定モードを使用して測定した。測定条件は、印加電圧を±10Vでおこなった。直径300μmの電極を用いた場合の測定結果を図3に示す。図3に示されているように、良好な強誘電性を示すヒステリシス特性を描き、飽和分極値(2Ps)156μC/cm2、残留分極値(2Pr)98μC/cm2というこれまで報告されている(100)、(111)配向の薄膜と比較しても大きな値が得られた。
【0043】
(PZT薄膜の焦電特性)
試料温度を変化させた際の焦電流の測定を行なった。恒温槽内のシールドボックスの中に試料をセットした後、恒温槽温度を100℃まで上昇させた。これにより、試料温度がゆっくり上昇し、その温度上昇によって流れる焦電流を10秒間隔で測定した。
【0044】
焦電係数は、9.0×10-8C/cm2K-1となった。この値は、これまでに報告されている一般的なPZT薄膜やセラミクスの焦電係数3~5×10-8C/cm2K-1と比較して大きく、記憶素子、センサ、アクチュエータの性能向上が期待できるものである。
【図面の簡単な説明】
【0045】
【図1】本発明に係る実施形態の全体構成を示す断面図である。
【図2】本発明に係る実施形態のXRD図形である。
【図3】本発明に係る実施形態の(110)配向PZT薄膜の強誘電特性を示す図である。
【符号の説明】
【0046】
2 MFMIS構造
4 シリコン基板
6 γ-Al2O3
8 LaNiO3
10 Pt膜
12 PZT薄膜
14 Pt膜


Drawing
(In Japanese)【図1】
0
(In Japanese)【図2】
1
(In Japanese)【図3】
2