Top > Search of Japanese Patents > TAP INDUCTOR STEP-DOWN CONVERTER > Specification

Specification :(In Japanese)タップインダクタ降圧形コンバータ

Country (In Japanese)日本国特許庁(JP)
Gazette (In Japanese)特許公報(B2)
Patent Number P4543174
Publication number P2006-311741A
Date of registration Jul 9, 2010
Date of issue Sep 15, 2010
Date of publication of application Nov 9, 2006
Title of the invention, or title of the device (In Japanese)タップインダクタ降圧形コンバータ
IPC (International Patent Classification) H02M   3/155       (2006.01)
FI (File Index) H02M 3/155 A
Number of claims or invention 1
Total pages 11
Application Number P2005-132931
Date of filing Apr 28, 2005
Date of request for substantive examination Nov 24, 2006
Patentee, or owner of utility model right (In Japanese)【識別番号】304028726
【氏名又は名称】国立大学法人 大分大学
Inventor, or creator of device (In Japanese)【氏名】西嶋 仁浩
Examiner (In Japanese)【審査官】安池 一貴
Document or reference (In Japanese)特開2005-039877(JP,A)
特表2004-537949(JP,A)
特表2005-502299(JP,A)
特開2004-343923(JP,A)
Field of search H02M 3/155
Scope of claims (In Japanese)【請求項1】
入力電源Eiと負荷Rの間に、主スイッチSmと、第1巻線n1及び第2巻線n2からなるタップインダクタTrsと、整流素子Dと、負荷Rに並列に出力平滑コンデンサCoとを備えたタップインダクタ降圧形コンバータにおいて、
1)、前記1次巻線n1の入力側にクランプコンデンサCcを直列接続し、
2)、前記1次巻線n1と前記クランプコンデンサCcに並列に又は前記主スイッチSmの一端と前記入力電源Eiの一端との間に前記主スイッチSmと交互にオン・オフさせるクランプスイッチScを接続し、
3)、前記2次巻線n2に前記出力平滑コンデンサCoを直列接続すると共にこの両端に前記整流素子Dを並列接続し、
または前記2次巻線n2を前記整流素子Dと直列接続すると共にこの両端に前記出力平滑コンデンサCoを並列接続した
ことを特徴とするタップインダクタ降圧形コンバータ。
Detailed description of the invention (In Japanese)【技術分野】
【0001】
マイクロプロセッサにおいて、高クロック周波数、高集積、低消費電力を実現させるには、駆動電圧を下げる必要がある。パソコンのCPUでは、数年前に2.5Vで駆動していたのに対し、近年では、1.4Vで駆動している。一方、マイクロプロセッサの高集積化に伴って、消費電流は急増しており、CPUの最大消費電流は100Aに達している。本発明における電源装置は、低電圧大電流を高効率に出力する場合に適している。
【背景技術】
【0002】
低電圧出力を作る場合には、一般的に、図15に示す降圧形コンバータが用いられている。しかし、降圧形コンバータは、降圧比が大きくなるに連れて電力効率が悪くなるため、大幅に降圧する用途には不向きである。
【0003】
そこで、降圧比を大きく取るために、図16に示す様なタップインダクタ降圧形コンバータが提案されている。このコンバータは、従来の降圧形コンバータの持つインダクタに中間タップを設けたもので、1次巻線と2次巻線の巻数比に比例して降圧比を大きくとることが出来る。
【0004】
ただし、タップインダクタを用いた方式は、巻数比に比例して、巻線間の漏れインダクタンスも大きくなる傾向があり、漏れインダクタンスによって生じるスイッチングサージを取り除く対策が必要となる。しかし、RCスナバ回路など、熱損失としてサージエネルギーを捨てる方法は、電力効率を悪くするため問題がある。
【0005】
そこで、損失を伴わない方法として、アクティブクランプ方式が広く知られている。図17にその一例を示す。この方式は、1次巻線n1と並列にクランプコンデンサCcとクランプスイッチScを接続し、主スイッチSmとクランプスイッチScを交互にオン・オフさせる。これにより、クランプスイッチScがオンの期間中に、サージエネルギーが一端クランプコンデンサCcで吸収され、その後、このエネルギーは入力電源Viもしくは負荷Rへ回生されるため、原理的には電力損失が発生しない。また、スイッチング転換時に両方のスイッチがオフとなる期間(デッドタイム)を設けることで、ゼロ電圧スイッチング(ZVS)が実現できるため、スイッチング損失も低減できる。
【発明の開示】
【発明が解決しようとする課題】
【0006】
ただし、タップインダクタ方式の降圧形コンバータは、一見、降圧形コンバータの改良形の様に見えるが、実際には、フライバックコンバータや昇降圧形コンバータに近い動作となるため、降圧形コンバータの持つ利点を失ってしまう。
降圧形の利点としては、
(1)インダクタを流れる直流電流成分が負荷電流値以上にはならないので、インダクタのサイズを小さく出来る。
(2)時比率に対する出力電圧特性が線形的であるため、PWM制御の安定度が高い。また、降圧比を大きく取れる。
(3)スイッチ素子の耐圧が電源電圧までしか上がらないので、耐圧の低いスイッチ素子が利用できる。
などがあげられる。これらの利点が失われるため、
(1)インダクタの重畳電流が負荷電流値以上になるため、インダクタのサイズが大きくなる。
(2)時比率に対する出力電圧特性が指数関数的であり、PWM制御の安定度が悪い。また、時比率を大きく取ると、降圧比が大きく取れない。
(3)スイッチ素子の耐圧が電源電圧の2倍前後になるため、耐圧の高いスイッチ素子が必要。
といった問題が生じる。
【0007】
また、アクティブクランプを用いた方式は、サージ除去のためだけにスイッチ素子を1個増やす必要があり、電源コストが高くなることは避けられない。また、主スイッチSmとクランプスイッチScの駆動に既存のドライブICが利用し難い。なぜなら、クランプコンデンサCcがこれらのスイッチと直列接続されており、クランプコンデンサにマイナスの電圧が発生するためである。そのため、ドライブ回路には、パルストランスなどを用いた複雑な回路が必要となる。
【課題を解決するための手段】
【0008】
従来のアクティブクランプ方式を用いたタップインダクタ降圧形コンバータがクランプコンデンサを一次巻線と並列接続させるのに対して本発明の特徴は、各実施例とその図に記載のように、
「入力電源Eiと負荷Rの間に、主スイッチSmと、第1巻線n1及び第2巻線n2からなるタップインダクタTrsと、整流素子Dと、負荷Rに並列に出力平滑コンデンサCoとを備えたタップインダクタ降圧形コンバータにおいて、
1)、前記1次巻線n1の入力側にクランプコンデンサCcを直列接続し、
2)、1次巻線n1とクランプコンデンサCcに並列に又は前記主スイッチSmの一端と入力電源Eiの一端との間に前記主スイッチSmと交互にオン・オフさせるクランプスイッチScを接続し、
3)、前記2次巻線n2に前記出力平滑コンデンサCoを直列接続この両端に前記整流素子Dを並列接続し、
または前記2次巻線n2を前記整流素子Dと直列接続しこの両端に前記出力平滑コンデンサCoを並列接続した
ことを特徴とするタップインダクタ降圧形コンバータ。」である。
この構成により、前記主スイッチSmとクランプスイッチScを交互にオン・オフさせることにより、前記1次巻線n1と前記クランプコンデンサCcを流れる電流を転流させる。


【発明の効果】
【0009】
本発明は、上記構成により、従来方式と同様に、スイッチング損失とサージを低減できるだけでなく、従来方式の回路動作が昇降圧形コンバータに近いのに対して、降圧形コンバータに近い動作となるため、降圧形コンバータの利点を引き継ぐことが出来る。以下に、その利点を示す。
(1)降圧比を大きくとれる(巻数比を減らせる、漏れインダクタを減らせる)
(2)タップインダクタの直流重畳成分が少なくなる(インダクタを小型化できる)
(3)スイッチ素子の耐圧が半分で済む(スイッチ素子を安価にできる)
(4)上記理由から、電力効率が改善できる
(5)制御の安定度が高い(負荷応答特性が改善できる、出力平滑コンデンサを小型化できる)
また、本発明のコンバータでは、メインスイッチとクランプスイッチの間にクランプコンデンサが直列接続されていないため、駆動に、既存のドライブICがそのまま利用できる。そのため、ドライブ回路の設計が容易である。さらに、ソフトスイッチングや電流共振を組み合わせることで、電力効率の向上と低ノイズ化が可能である。また、本発明のコンバータを多相構成にすれば、出力電圧リップルの低減や応答特性の改善も可能となる。
【発明を実施するための最良の形態】
【0010】
前記本発明の構成の形態の好ましい変形として、2次巻線を出力平滑コンデンサと直列接続し、この両端に整流素子を並列接続してもよい。
また、2次巻線を前記整流素子と直列接続し、この両端に出力平滑コンデンサを並列接続させることもできる。
なお、整流素子として同期整流スイッチを用いて、主スイッチと交互にオン・オフさせても同様の作用効果が得られる。
クランプスイッチは、直列接続された1次巻線とクランプコンデンサに並列接続させてもよい。
また、クランプスイッチを、主スイッチの一端と入力電源の一端との間に接続させてもよい。これにより、ドライブ回路の設計が容易となる。
なお、スイッチング転換時に全スイッチがオフとなる期間(デッドタイム)を設けることにより、ゼロ電圧スイッチング(ZVS)のソフトスイッチング動作を行うことができる。
また、タップインダクタの持つ漏れインダクタンスとクランプコンデンサとを電流共振させることで、スイッチング転換時の損失を低減できる。
さらに、本発明のコンバータを複数個並列接続し、多相駆動することによって、出力リップルの低減や負荷応答特性の改善が可能である。
本発明におけるタップインダクタ降圧形コンバータの構成する具体的な回路構成例は複数存在しており、以下で述べる回路例に限定されるものではない。
【実施例1】
【0011】
図1に本発明におけるタップインダクタ降圧形コンバータの回路例を示す。本コンバータの回路構成が、従来のアクティブクランプ方式のタップインダクタ降圧形コンバータと異なる点は、クランプコンデンサCcが1次巻線と直列に挿入されている点である。タップインダクタ降圧形コンバータは、MOSFETである主スイッチSm、整流素子であるダイオードD、及び、1次巻線n1及び2次巻線n2を持つタップインダクタTrs、出力平滑コンデンサCo、クランプコンデンサCc、クランプスイッチSc、から成る。なお、Eiは入力電源、Rは負荷である。制御部は、PWM(Pulse Width Modulator)と、ドライバとを含む。
【0012】
入力電源Eiの正極は、主スイッチSmのドレインと接続され、主スイッチSmのソースは、クランプコンデンサCcの一端と接続され、クランプコンデンサCcの他端は、タップインダクタTrsの1次巻線n1の一端と接続され、1次巻線n1の他端は、2次巻線n2の一端と接続され、2次巻線n2の他端は、負荷Rの一端と接続され、負荷Rの他端は入力電源Eiの負極と接続される。また、ダイオードDのアノードは、1次巻線n1と2次巻線n2の接続点に接続され、ダイオードDのカソードは、入力直流電源Eiの負極と接続される。出力平滑コンデンサCoは、負荷と並列接続される。クランプスイッチScのドレインは、スイッチSmのソースと接続され、クランプスイッチScのソースは、ダイオードDのアノードに接続される。
【0013】
JP0004543174B2_000002t.gif
【0014】
JP0004543174B2_000003t.gif
【0015】
先ず、期間t0~t1では、図3に示す等価回路のように、主スイッチSmがオン、クランプスイッチScはオフとなり、入力電源Ei、クランプコンデンサCc、タップインダクタ、出力平滑コンデンサCoが連結される。これにより、入力電源Eiから、クランプコンデンサCcと出力平滑コンデンサCoにエネルギーが送られる。また、この間、ダイオードDは逆バイアスされているため、タップインダクタは、単なるインダクタとして機能する。よって、インダクタ成分Lm、Lkgにエネルギーが蓄積され、主スイッチの電流ism及び、タップインダクタの各電流iLm、iLkg、in2は共に増加する。
【0016】
期間t1~t2では、図4に示す等価回路のように、主スイッチSmがオフ、クランプスイッチScはオンとなり、励磁インダクタLmと漏れインダクタLkgが、クランプコンデンサCcと連結される。これにより、期間t0~t1でインダクタLm、Lkgに蓄えられたエネルギーは、クランプコンデンサCcへ放出され、インダクタ電流iLm、iLk1は減少する。一方、クランプコンデンサCcは1次巻線n1と連結され、2次巻線n2は出力平滑コンデンサCoと連結されているため、ダイオードDは順バイアスとなっている。そのため、タップインダクタはトランスとして機能し、クランプコンデンサに蓄えられているエネルギーが、巻線n1、n2を通して出力平滑コンデンサCoへ放出される。
【0017】
上記のごとく、本発明のコンバータは、漏れインダクタLkgのエネルギーがクランプコンデンサで吸収され、その後、巻線を通して負荷へ放出される。したがって、従来のアクティブクランプ方式を用いたタップインダクタ降圧形コンバータと同様に、スイッチングサージやエネルギー損失が抑制できる。
【0018】
さらに、本発明のコンバータでは、期間t0~t1にクランプコンデンサCcが、入力電源Eiと1次巻線n1に連結され、期間t1~t2に1次巻線n1のみと連結される。つまり、クランプコンデンサCcは、常に1次巻線n1と連結されている。この動作は、降圧形コンバータの出力平滑コンデンサが、常にリアクトルと連結されている動作と似ている。そのため、本発明のコンバータは、降圧形コンバータと似た動作となり降圧形コンバータが持つ利点を引き継ぐことが出来る。
先ず、クランプコンデンサの電圧VCcが、入力電圧Eiと逆向きに発生する。この効果により、従来方式よりも降圧比を大きく取ることが可能となる。これに伴って、タップインダクタの巻数比を小さくできるので、漏れインダクタンスの少ないトランスを作ることが出来る。また、主スイッチの時比率に対する出力電圧は、線形的に変化するため、制御の安定度も高い。さらに、スイッチにかかる耐圧は、従来方式では、電源電圧の約2倍であったのに対し、本方式は、電源電圧までしか加わらないため、耐圧の低い素子を使用できる。さらに、タップインダクタの直流重畳成分が少ないため、コアサイズの小型かも可能である。
【実施例2】
【0019】
図6に、2次巻線の接続位置を変更し、ダイオードと直列に挿入した場合の回路図を示す。この回路においても、同様の効果が得られる。
【実施例3】
【0020】
スイッチング電源では通常、整流素子にダイオードを用いているが、この整流用ダイオードは、少なくとも0.3Vの順方向電圧降下が生じるので、低電圧出力では、大幅に電力効率が低下してしまう。そこで、低電圧出力の場合には、整流用ダイオードの代わりに半導体スイッチング素子を用い、主スイッチと交互にオン・オフさせる同期整流方式が一般的に用いられる。この場合、FETのオン抵抗は数mΩと小さいため、電源効率を大幅に改善できる。
図7示す回路は、図1の回路のダイオードを同期整流スイッチSRに交換したものである。
図8に示す回路は、図6の回路のダイオードを同期整流スイッチSRに交換したものである。
【実施例4】
【0021】
また、クランプスイッチを、図9、図10の様に、入力電源の一端と主スイッチの一端と接続しても、同様の効果が得られる。この場合、クランプスイッチのソースが入力電源の負極と接続されるため、スイッチの駆動が更に容易となる。
【実施例5】
【0022】
図11の模式図に示すように、スイッチSm、Sc、SRは、寄生容量CSm、CSc、CSRを持つ。そのため、スイッチがオフの期間中に寄生容量に蓄えられていたエネルギーが、スイッチがオンした瞬間に短絡電流として放電され、スイッチングサージと電力損失を生み出す。このスイッチング転換時の問題を解決するために、実施例1から4の回路(図1、図6、図7、図8、図9、図10)にソフトスイッチングと呼ばれる技術を適用する。当業者には周知の技術であるため、簡単な説明のみを以下に行う。ソフトスイッチングを実現するには、図12に示すように、スイッチングの転換時に全スイッチがオフとなる期間(デッドタイム)t1~t3、t4~t6を設ける。このデッドタイム帰還中に、漏れインダクタを流れる電流が、次にオンさせるスイッチの持つ寄生容量に蓄えられたエネルギーを放電させる。この放電により、スイッチの電圧がゼロまで減圧し、ゼロになった以降も、電流がボディーダイオードを流れてフライホイール状態となるため、0Vを保持し続ける。したがって、このフライホイール中にスイッチをオンにすれば、スイッチング損失やサージが発生しない。
【実施例6】
【0023】
スイッチング損失やサージを低減する方法として、整流素子を流れる電流を正弦波状にすることも有効である。正弦波状の波形を作るには、タップインダクタの持つ漏れインダクタとクランプコンデンサとを電流共振させればよい。この場合、出力電圧の制御方法に周波数制御を用いれば、共振条件と同期整流スイッチのオン時間を一致させることができるので、ZCS(ゼロカレントスイッチング)が実現できる。また、PWM制御であっても、電流共振によりスイッチング転換時の電流値が小さくなっているため、スイッチング損失やサージが低減できる。
【実施例7】
【0024】
マイクロプロセッサの電源として、複数個のコンバータを並列接続し、多相駆動する方法が、広く用いられている。これにより、出力電圧リップルの低減や出力平滑コンデンサの小型が可能となる。本発明のコンバータにおいても、同じ方法で同じ効果が得られる。この具体的な動作については、当業者には自明であるので省略する。
【0025】
図9に示した本実施の形態を評価するために、以下の回路パラメータで実験を行った。
Ei : 48 V 、Eo : 1.2 V、Cc : 22mF、Co : 500mF、タップインダクタの1次巻数10巻、2次巻数1巻、スイッチング周波数 : 100 kHz。
図13に、時比率に対する出力電圧の関係を示す。従来方式に比べ、本発明のコンバータは、時比率が大きくても、出力電圧を大幅に降圧することが可能であることがわかる。また、従来方式は昇降圧形コンバータの様に、指数関数的な変化をしているのに対して、本発明のコンバータは、降圧形コンバータの様に、直線状に変化する。したがって、降圧形コンバータと同様に、安定したPWM制御が可能である。図14に、主スイッチのドレイン・ソース間電圧波形を示す。電圧波形にサージの発生はなく、電源電圧48Vにクランプされている。
【産業上の利用可能性】
【0026】
マイクロプロセッサの電源には、低電圧大電流を出力することが求められる。本発明は、前記手段とするタップインダクタ降圧形コンバータによって、低電圧大電流を高効率に出力できるので、この種産業に多大な貢献を呈するものである。
【図面の簡単な説明】
【0027】
【図1】実施例1おける回路図である。
【図2】実施例1おける回路の動作説明のための等価回路を示す図である。
【図3】実施例1おける回路のt0~t1期間における等価回路を示す図である。
【図4】実施例1おける回路のt1~t2期間における等価回路を示す図である。
【図5】回路各部の電圧電流波形図である。
【図6】実施例2おける回路図である。
【図7】図1の回路のダイオードを同期整流スイッチSRに交換した回路を示す実施例3おける回路図である。
【図8】図6の回路のダイオードを同期整流スイッチSRに交換した回路を示す実施例3おける回路図である。
【図9】図7に示す変形回路を示す実施例4おける回路図である。
【図10】図8に示す変形回路を示す実施例4おける回路図である。
【図11】実施例4おける図9の回路のFETの寄生成分の模式図である。
【図12】実施例4おける図9の回路におけるソフトスイッチングを行う際の電圧電流波形図である。
【図13】実施例4における図9の回路の時比率と出力電圧との関係を示す図である。
【図14】実施例4における図9の回路と状来の同期整流スイッチのドレイン・ソース間電圧を示す図である。
【図15】低電圧出力を作る従来の降圧形コンバータ例を示す図である。
【図16】降圧比を大きく取るタップインダクタ降圧形コンバータ例を示図である
【図17】損失を伴わないアクティブクランプ方式の一例を示す図である。
【符号の説明】
【0028】
Ei 入力電源
Sm メインスイッチ(主スイッチ)
D ダイオード
Sc クランプスイッチ
Cc、 クランプコンデンサ
SR 同期整流スイッチ
Co 出力平滑コンデンサ
Trs タップインダクタ
n1 1次巻線
n2 2次巻線
Ti 理想トランス
Lm 励磁インダクタ
Lkg 漏れインダクタ
R 負荷


Drawing
(In Japanese)【図1】
0
(In Japanese)【図2】
1
(In Japanese)【図3】
2
(In Japanese)【図4】
3
(In Japanese)【図5】
4
(In Japanese)【図6】
5
(In Japanese)【図7】
6
(In Japanese)【図8】
7
(In Japanese)【図9】
8
(In Japanese)【図10】
9
(In Japanese)【図11】
10
(In Japanese)【図12】
11
(In Japanese)【図13】
12
(In Japanese)【図14】
13
(In Japanese)【図15】
14
(In Japanese)【図16】
15
(In Japanese)【図17】
16