【0077】 図9(C)において、MUX54は、前段のエレメント回路30から出力されるMN信号(MNin)が入力in0として、前段のスイッチ回路50から出力されるSHM信号(SHMin)が入力in1としてそれぞれ与えられ、検索終了遅延信号SEL(Search End Lag)によってin0およびin1のいずれか一方を選択的に出力する。検索終了遅延信号SELは、再構成可能連想メモリ100における検索終了時に出力される検索終了信号SE(Search End)を遅延させた信号である。MUX54から出力される信号は、Dフリップフロップ(DFF)56にデータ入力される。具体的には、MUX54は、検索終了遅延信号SELがLレベル(SEL=0)のとき、すなわち、検索終了前において、in0を出力する。この場合、前段のエレメント回路30における距離/クロック数変換回路DCから出力されるマッチ信号(MN信号)がDFF56にデータ入力される。一方、MUX54は、検索終了遅延信号SELがHレベル(SEL=1)のとき、すなわち、検索終了後において、in1を出力する。この場合、前段のスイッチ回路50から出力されるSHM信号(SHMin)がDFF56にデータ入力される。MUX55は、DFF56の出力信号が入力in0として、前段のスイッチ回路50から出力されるSHM信号(SHMin)が入力in1としてそれぞれ与えられ、回路構成信号SRによってin0およびin1のいずれか一方を選択的に出力する。MUX55から出力されるSHM信号(SHMout)は、次段のスイッチ回路50またはWinner検出回路20へ供給される。