TOP > 国内特許検索 > 信号検出装置、信号検出方法、および信号検出装置の製造方法 > 明細書

明細書 :信号検出装置、信号検出方法、および信号検出装置の製造方法

発行国 日本国特許庁(JP)
公報種別 特許公報(B2)
特許番号 特許第6352239号 (P6352239)
登録日 平成30年6月15日(2018.6.15)
発行日 平成30年7月4日(2018.7.4)
発明の名称または考案の名称 信号検出装置、信号検出方法、および信号検出装置の製造方法
国際特許分類 A61B   5/0492      (2006.01)
A61B   5/0408      (2006.01)
A61B   5/0488      (2006.01)
A61B   5/0478      (2006.01)
FI A61B 5/04 300E
A61B 5/04 330
A61B 5/04 300J
A61B 5/04 300C
A61B 5/04 300N
請求項の数または発明の数 11
全頁数 20
出願番号 特願2015-500321 (P2015-500321)
出願日 平成26年2月14日(2014.2.14)
国際出願番号 PCT/JP2014/053548
国際公開番号 WO2014/126223
国際公開日 平成26年8月21日(2014.8.21)
優先権出願番号 2013028289
優先日 平成25年2月15日(2013.2.15)
優先権主張国 日本国(JP)
審査請求日 平成29年2月13日(2017.2.13)
特許権者または実用新案権者 【識別番号】503360115
【氏名又は名称】国立研究開発法人科学技術振興機構
発明者または考案者 【氏名】更田 裕司
【氏名】高宮 真
【氏名】桜井 貴康
【氏名】関谷 毅
【氏名】染谷 隆夫
個別代理人の代理人 【識別番号】100064908、【弁理士】、【氏名又は名称】志賀 正武
【識別番号】100094400、【弁理士】、【氏名又は名称】鈴木 三義
【識別番号】100147267、【弁理士】、【氏名又は名称】大槻 真紀子
審査官 【審査官】湯本 照基
参考文献・文献 特表2011-513038(JP,A)
特開2004-267298(JP,A)
特開2008-086392(JP,A)
特開平06-245915(JP,A)
調査した分野 A61B 5/0408
A61B 5/0478
A61B 5/0488
A61B 5/0492
特許請求の範囲 【請求項1】
信号を発生させる被検体と接するように配置された複数の電極からなる電極群と選択信号に基づき前記複数の電極上の信号を選択する第1選択ぶちが行列上に複数配置され、可撓性を有する第1回路層と、
前記第1選択部により選択された信号を増幅する増幅部が行列状に複数配置されると共に、前記行列状に配置された複数の増幅部からそれぞれ出力される検出信号を選択する第2選択部が配置され、可撓性を有する第2回路層と、
前記第1回路層と前記第2回路層との間に設けられ、前記第1回路層に形成された前記第1選択部の出力部と前記第2回路層に形成された前記増幅部の入力部とを電気的に接続する導電層と、
を備え、
前記増幅部が、前記複数の電極からなる電極群および前記第1選択部と積層構造をなすように、前記第1回路層と前記第2回路層とが、前記導電層を介して積層された、信号検出装置。
【請求項2】
前記第1選択部は、
前記複数の電極に対応して設けられた複数のソースフォロワ回路から構成され、
前記複数のソースフォロワ回路は、前記選択信号に基づいて択一的に活性化されることを特徴とする請求項1に記載の信号検出装置。
【請求項3】
前記複数のソースフォロワ回路のそれぞれは、
前記複数の電極の何れかにゲートが接続され、ドレインが所定の固定電位ノードに接続された第1トランジスタと、
前記第1トランジスタのソースと負荷電流源との間に接続され、ゲートに前記選択信号が供給された第2トランジスタと、
を備えたことを特徴とする請求項2に記載の信号検出装置。
【請求項4】
前記増幅部は、
前記複数のソースフォロワ回路の出力部に共通に接続された第1電極を有するコンデン
サと、
前記コンデンサの第2電極に入力部が接続された増幅器と、
を備えたことを特徴とする請求項2または3の何れか1項に記載の信号検出装置。
【請求項5】
記増幅器の電気的特性を調整するためのトランジスタ群を備え、
前記トランジスタ群をなす一部のトランジスタは、所望の電気的特性が得られるように選択的に並列接続されたことを特徴とする請求項に記載の信号検出装置。
【請求項6】
前記複数の電極と前記第1選択部と前記増幅部とを1ブロックとして、行列状に配置された複数のブロックを備え、
前記第2選択部は、前記複数のブロックのそれぞれに備えられた前記増幅部の出力信号を選択することを特徴とする請求項1から5の何れか1項に記載の信号検出装置。
【請求項7】
請求項1から6の何れか1項に記載の信号検出装置による信号検出方法において、
前記第1選択部が、前記選択信号に基づき、前記複数の電極上の信号を選択する選択段
階と、
前記増幅部が、前記選択段階において前記第1選択部により選択された信号を増幅する
増幅段階と、を含む、信号検出方法。
【請求項8】
信号を発生させる被検体と接するように配置された複数の電極からなる電極群と選択信号に基づき前記複数の電極上の信号を選択する第1選択部とが行列状に複数配置され、可撓性を有する第1回路層と、
前記第1選択部により選択された信号を増幅する増幅部が行列状に複数配置されると共に、前記行列状に配置された複数の増幅部から出力される検出信号を選択する第2選択部が配置され、可撓性を有する第2回路層と、 前記第1回路層と前記第2回路層との間に設けられ、前記第1回路層に形成された前記第1選択部の出力部と前記第2回路層に形成された前記増幅部の入力部とを電気的に接続する導電層と、
を備えた信号検出装置の製造方法であって、
前記増幅部が、前記複数の電極からなる電極群および前記第1選択部と積層構造をなすように、前記第1回路層と前記第2回路層とを前記導電層を介して積層する段階
を含む、信号検出装置の製造方法。
【請求項9】
前記導電層は、
異方性導電性を有するシート状の導電層であることを特徴とする請求項1から6の何れか1項に記載の信号検出装置。
【請求項10】
前記導電層は、
異方性導電性を有するシート状の導電層であることを特徴とする請求項7に記載の信号
検出方法。
【請求項11】
前記導電層は、
異方性導電性を有するシート状の導電層であることを特徴とする請求項8に記載の信号
検出装置の製造方法。
発明の詳細な説明 【技術分野】
【0001】
本発明は、信号を検出するための信号検出装置、信号検出方法、および信号検出装置の製造方法に関する。
本願は、2013年2月15日に日本に出願された特願2013-028289号に基づき優先権を主張し、その内容をここに援用する。
【背景技術】
【0002】
従来、例えば生体信号を検出するための装置として、心電計や脳波計などの信号検出装置が知られている(特許文献1)。通常、この種の信号検出装置では、被検体である生体に装着した一対の電極の信号の差分を差動増幅器で増幅することにより、この信号に含まれる同相のノイズ成分をキャンセルし、SN比の高い検出信号を得ている。
【先行技術文献】
【0003】

【特許文献1】特開平6-197877号公報
【0004】

【非特許文献1】T. Yokota, et al., “Sheet-Type Organic Active Matrix Amplifier System Using Vth-Tunable, Pseudo-CMOS Circuits with Floating-Gate Structure,” IEEE International Electron Devices Meeting, pp. 335-338, Dec. 2011.
【発明の概要】
【発明が解決しようとする課題】
【0005】
しかしながら、上述の従来技術によれば、電極と差動増幅器とが配線ケーブルを介して接続されているため、配線ケーブル上でノイズが混入する可能性があり、検出信号のSN比の改善に限界がある。また、電極と差動増幅器とを一体化したとしても、高密度で2次元状に電極を配置することは困難である。このため、生体信号の分布を精度よく取得することが困難である。
【0006】
2次元状に配置された電極を有する信号検出装置に関する技術として、シート状の基体に複数の電極と複数の増幅器を積層化した技術がある(非特許文献1)。しかしながら、この技術によれば、電極ごとに増幅器を配置する必要があるため、電極のみを小型化したとしても、増幅器の配置との関係上、電極の配置ピッチが制限され、電極密度の改善に限界がある。
【0007】
本発明は、上記事情に鑑みてなされたものであり、検出信号のSN比を改善すると共に、電極を高密度に配置することができる信号検出装置、信号検出方法、および信号検出装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【0008】
上記課題を解決するために、本発明の一態様による信号検出装置は、信号を発生させる被検体と接するように配置された複数の電極と、選択信号に基づき前記複数の電極上の信号を択一的に選択する選択部と、前記選択部により選択された信号を増幅する増幅部と、前記複数の電極と前記選択部と前記増幅部が形成された柔軟性を有する基体と、を備え、前記増幅部が、前記複数の電極および前記選択部と積層構造をなすように、前記基体に形成された、信号検出装置の構成を有する。
上記信号検出装置において、例えば、前記選択部は、前記複数の電極に対応して設けられた複数のソースフォロワ回路から構成され、前記複数のソースフォロワ回路は、前記選択信号に基づいて択一的に活性化される。
上記信号検出装置において、例えば、前記複数のソースフォロワ回路のそれぞれは、
前記複数の電極の何れかにゲートが接続され、ドレインが所定の固定電位ノードに接続された第1トランジスタと、前記第1トランジスタのソースと負荷電流源との間に接続され、ゲートに前記選択信号が供給された第2トランジスタと、を備える。
上記信号検出装置において、例えば、前記増幅部は、前記複数のソースフォロワ回路の出力部に共通に接続された第1電極を有するコンデンサと、前記コンデンサの第2電極に入力部が接続された増幅器と、を備える。
上記信号検出装置において、例えば、前記増幅部は、前記増幅器の電気的特性を調整するためのトランジスタ群を備え、前記トランジスタ群をなす一部のトランジスタは、所望の電気的特性が得られるように選択的に並列接続される。
上記信号検出装置において、例えば、前記複数の電極と前記選択部と前記増幅部とを1ブロックとして、行列状に配置された複数のブロックを備え、前記複数のブロックのそれぞれに備えられた前記増幅部の出力信号を選択するための選択部を更に備える。
上記課題を解決するために、本発明の一態様による信号検出方法は、選択部が、選択信号に基づき、信号を発生させる被検体と接するように配置された複数の電極上の信号を択一的に選択する選択段階と、増幅部が、前記選択段階において前記選択部により選択された信号を増幅する増幅段階と、を含み、前記複数の電極と前記選択部と前記増幅部が柔軟性を有する基体に形成され、前記増幅部が、前記複数の電極および前記選択部と積層構造をなすように、前記基体に形成された、信号検出方法の構成を有する。
上記課題を解決するために、本発明の一態様による信号検出装置の製造方法は、信号を発生させる被検体と接するように配置された複数の電極と、選択信号に基づき前記複数の電極上の信号を択一的に選択する選択部と、前記選択部により選択された信号を増幅する増幅部と、前記複数の電極と前記選択部と前記増幅部が形成された柔軟性を有する基体と、を備えた信号検出装置の製造方法であって、前記複数の電極および前記選択部を前記基体に形成する段階と、前記増幅部を、前記複数の電極および前記選択部と積層構造をなすように、前記基体に形成する段階と、を含む。
【発明の効果】
【0009】
本発明の一態様によれば、2次元状に配置された複数の電極と増幅器とを積層化し、複数の電極を選択的に増幅器と接続するように構成したので、検出信号のSN比を改善することができると共に、複数の電極を高密度に配置することができる。
【図面の簡単な説明】
【0010】
【図1】本発明の実施形態による信号検出装置の構成例を概略的に示すブロック図である。
【図2】本発明の実施形態による信号検出装置が備える信号検出部の構成例を示すブロック図である。
【図3】本発明の実施形態による信号検出部が備える電極信号選択部の構成例を示す回路図である。
【図4】本発明の実施形態による信号検出部が備える増幅部の構成例を示す回路図である。
【図5】本発明の実施形態による信号検出装置のデバイス構造(全体)を模式的に示す図である。
【図6】本発明の実施形態による信号検出装置のデバイス構造(断面)を模式的に示す図である。
【図7】本発明の実施例による45mm×40mmの64チャネルSEMSの写真を示す図である。
【図8】本発明の実施例によるDSAアーキテクチャを用いたSEMSの回路図である。
【図9】本発明の実施例による増幅器アレイのためのトランジスタ不整合低減技術の構成を説明するための図である。
【図10】本発明の実施例による増幅器アレイのためのトランジスタ不整合低減技術の効果を説明するための図である。
【図11】本発明の実施例によるSEMSにおいて使用されているpMOSのみの増幅器の回路図である。
【図12】本発明の実施例による有機増幅器を有する表面EMGの測定系の設定と測定波形を示す図である。
【図13】本発明の実施例による有機増幅器の写真を示す図である。
【発明を実施するための形態】
【0011】
[構成の説明]
図1は、本発明の実施形態による信号検出装置1の構成例を概略的に示すブロック図である。本実施形態による信号検出装置1は、生体などの被検体から発生される微弱な電気信号を検出するためのものであって、m行n列(m,nは2以上の自然数)の行列状に配置された複数の信号検出部F1,1~Fm,nと、複数の検出信号選択部GS~GSと、複数のローカルワード線LWL~LWL4mと、複数のグローバルワード線GWL~GWLとを備える。信号検出部F1,1~Fm,nは、被検体が発生させる生体信号を検出して増幅するものであり、後述するように、4個の電極を備え、各電極を介して入力される生体信号を選択的に増幅するように構成されている。検出信号選択部GS~GSは、信号検出部F1,1~Fm,nにより検出された検出信号S1,1~Sm,nの中の1行分の信号を選択して出力信号G~Gとして出力するものである。

【0012】
以下では、信号検出部F1,1~Fm,nを総称するときは、符号「F」を用い、検出信号選択部GS~GSを総称するときは、符号「GS」を用い、ローカルワード線LWL~LWL4mを総称するときは、符号「LWL」を用い、グローバルワード線GWL~GWLを総称するときは、符号「GWL」を用い、検出信号S1,1~Sm,nを総称するときは、符号「S」を用い、出力信号G~Gを総称するときは、符号「G」を用いる。

【0013】
なお、本実施形態では、被検体として生体を想定するが、本実施形態による信号検出装置1は、生体に限らず、任意の対象物を被検体として微弱な信号を検出することができる。例えば、信号検出装置1は、工業製品の表面の信号分布や、液体や空間における電位分布等を検出する用途にも適用することもできる。

【0014】
行列状に配置された信号検出部F1,1~Fm,nのうち、第1列目の信号検出部F1,1~Fm,1の各出力部は、検出信号選択部GSに接続され、第2列目の信号検出部F1,2~Fm,2の各出力部は、検出信号選択部GSに接続されている。以下同様にして、第n列目の信号検出部F1,n~Fm,nの各出力部は、検出信号選択部GSに接続されている。複数のグローバルワード線GWL~GWLは、検出信号選択部GS~GSに共通に接続されている。このうち、グローバルワード線GWLは、第1行目の信号検出部F1,1~F1,nから出力される検出信号S1,1~S1,nを選択するためのものである。グローバルワード線GWLは、第2行目の信号検出部F2,1~F2,nから出力される検出信号S2,1~S2,nを選択するためのものである。以下同様にして、グローバルワード線GWLは、第m行目の信号検出部Fm,1~Fm,nから出力される検出信号Sm,1~Sm,nを選択するためのものである。

【0015】
また、行列状に配置された信号検出部F1,1~Fm,nのうち、第1行目の信号検出部F1,1~F1,nにはローカルワード線LWL~LWLが共通に接続され、第2行目の信号検出部F2,1~F2,nにはローカルワード線LWL~LWLが共通に接続されている。以下同様にして、第m行目の信号検出部Fm,1~Fm,nにはローカルワード線LWL4m-3~LWL4mが共通に接続されている。ローカルワード線LWL~LWL4mは、信号検出部Fのそれぞれに備えられた4個の電極を選択するためのものであるが、その詳細については後述する。

【0016】
図2は、図1に示す信号検出部F1,1の構成例を示すブロック図である。
本実施形態では、信号検出部F1,1~Fm,nの全てが同一の構成を有している。図2に示すように、信号検出部F1,1は、4個の電極100~100からなる電極群100と、電極信号選択部200と、増幅部300とを備えている。4個の電極100~100は、生体信号を発生させる被検体(図示なし)と接するように配置され、被検体から電極100~100に生体信号(電気信号)が印加される。この生体信号は電極を介して電極信号として電極信号選択部200に供給される。

【0017】
電極信号選択部200は、ローカルワード線LWL~LWLを介して供給される選択信号に基づき、電極100~100を介して入力される電極信号(生体信号)を択一的に選択するものである。なお、この例に限定されず、電極信号選択部200は、電極100~100上の各生体信号の任意の組み合わせを選択するものとしてもよい。例えば、ローカルワード線LWL~LWLを介して供給される選択信号の信号レベルの組み合わせにより、電極100~100の全ての電極上の生体信号を選択するものとしてもよく、また、例えば、電極100上の生体信号と電極100上の生体信号との組み合わせを選択するものとしてもよい。また、電極100~100上の全ての生体信号を非選択とすることも可能である。

【0018】
図3は、電極信号選択部200の構成例を示す回路図である。電極信号選択部200は、図2に示した4個の電極100~100に対応して設けられた4個のソースフォロワ回路210~210と、1つの負荷電流源220とから構成される。このうち、ソースフォロワ回路210は、有機トランジスタであるpMOSトランジスタ211,212から構成される。具体的には、ソースフォロワ回路210を構成するpMOSトランジスタ211のソースは、電極信号選択部200の出力部となるノードN200に接続され、そのゲートにはローカルワード線LWLが接続されている。pMOSトランジスタ211のドレインはpMOSトランジスタ212のソースに接続されている。pMOSトランジスタ212のゲートには、電極100が接続され、そのドレインは所定の固定電位ノード(例えばグランドノード)に接続されている。なお、所定の固定電位ノードは、グランドノードに限らず、装置の筐体や被検体の一部など、生体信号を検出するための基準となる電位を与え得るノードであることを限度として任意である。

【0019】
他のソースフォロワ回路210~210についても上述のソースフォロワ回路210と同様に構成される。ただし、ソースフォロワ回路210~210を構成するpMOSトランジスタのうち、上述のソースフォロワ回路210のpMOS211に相当するトランジスタのゲートには、それぞれ、ローカルワード線LWL~LWLが接続されている。また、ソースフォロワ回路210~210を構成するpMOSトランジスタのうち、上述のソースフォロワ回路210のpMOSトランジスタ212に相当するトランジスタのゲートには、それぞれ、電極100~100が接続されている。ソースフォロワ回路210~210は、ローカルワード線LWL~LWLを介して供給される選択信号に基づいて択一的に活性化される。
なお、本実施形態では、4個の電極100~100から電極群100を構成し、これら電極100~100に対応した4個のソースフォロワ回路210~210を備えるものとしているが、この例に限定されず、電極群100を構成する電極の個数は任意であり、電極の数に応じてソースフォロワ回路の数を定めればよい。

【0020】
負荷電流源220は、有機トランジスタであるpMOSトランジスタ221から構成されている。具体的には、負荷電流源220を構成するpMOSトランジスタ221のソースは電源ノードに接続され、そのゲートには、所定のバイアス電圧Vbiasが印加されている。バイアス電圧Vbiasは、例えば、pMOSトランジスタ221が飽和領域で動作するように設定される。これにより、pMOSトランジスタ221は概略的な定電流源として機能する。pMOSトランジスタ221のドレインは、上述のソースフォロワ回路210~210の各出力部と共に、電極信号選択部200の出力部であるノードN200に接続されている。これにより、負荷電流源220は、ソースフォロワ回路210~210の負荷として機能する。

【0021】
本実施形態では、図1に示した生体信号選択部GS~GSも電極信号選択部200と同様にソースフォロワ回路を用いて構成されている。ただし、生体信号選択部GS~GSは、図3に示す4個のソースフォロワ回路210~210に相当する要素として、m個のソースフォロワ回路を備える。また、各生体信号選択部が備えるm個のソースフォロワ回路のそれぞれにおいて、図3のpMOSトランジスタ211に相当するトランジスタのゲートには、グローバルワード線GWL~GWLの何れかが接続されている。また、各生体信号選択部が備えるm個のソースフォロワ回路のそれぞれにおいて、図3のpMOSトランジスタ212に相当するトランジスタのゲートには、各信号検出部Fからの検出信号Sの何れかが供給される。例えば、生体信号選択部GSにおいて、図3のpMOSトランジスタ212に相当するトランジスタのゲートには、第1列目の信号検出部F1,1~Fm,1からの検出信号S1,1~Sm,1の何れかが供給される。その詳細については、後述の実施例に示す。

【0022】
説明を図2に戻す。電極信号選択部200の出力部は増幅部300の入力部に接続される。増幅部300は、電極信号選択部200により選択された生体信号を増幅するものである。
図4は、増幅部300の構成例を示す回路図である。増幅部300は、入力端子TINを介して入力される入力信号の直流成分を遮断するためのコンデンサ310と、入力信号の交流成分を増幅するための増幅器320とを備える。コンデンサ310の一方の電極は入力端子TINに接続され、その他方の電極は増幅器320の入力部に接続されている。

【0023】
増幅器320は、その電気的特性(例えば利得)を調整するためのトランジスタ群を備え、このトランジスタ群をなす一部のトランジスタは、例えば事後的な加工処理などにより、所望の電気的特性が得られるように選択的に並列接続される。具体的に説明すると、増幅器320は、有機トランジスタであるk個(kは2以上の自然数)のpMOSトランジスタ321~321と負荷322と抵抗323とを備え、所謂シングルエンド型の増幅器として構成されている。このうち、pMOSトランジスタ321~321は、増幅器320の電気的特性を調整するためのトランジスタ群を構成する。また、増幅器320には、事後的な加工処理などにより、pMOSトランジスタ321~321の中の一部のトランジスタを選択的に並列接続するための配線形成領域324~324,325~325が設けられている。

【0024】
本実施形態では、信号を検出する前段階として、pMOSトランジスタ321~321の各特性を評価する。そして、この評価の結果に基づいて、所望の電気的特性が得られるように、pMOSトランジスタ321~321を選択的に並列接続する。例えば、評価の結果、pMOSトランジスタ321とpMOSトランジスタ321とを並列接続したときの増幅器320の電気的特性が、他の何れのトランジスタの組み合わせにより得られる特性よりも、目標とする電気的特性に近ければ、配線形成領域324,324と配線形成領域325,325に配線を形成することにより、電源ノードと出力端子TOUTとの間に、pMOSトランジスタ321とpMOSトランジスタ321とを並列接続する。このように、複数のpMOSトランジスタ321~321の中から適切な組み合わせを選択することにより、pMOSトランジスタの特性に起因した増幅器320の電気的特性のばらつきを低減している。

【0025】
なお、上述の例に限定されず、増幅部300の回路構成は任意であり、例えば、非特許文献1に開示された疑似CMOSインバータを用いることができる。後述の実施例では、AC結合負荷を用いたインバータを増幅器として採用しているが、その詳細については後述する。

【0026】
ローカルワード線LWL~LWL4mと、グローバルワード線GWL~GWLと、検出信号選択部GS~GSの各出力部は、それぞれ、適切なインターフェースを介して外部情報処理装置(例えばパソコン)に接続される。ただし、この例に限定されず、例えば、ローカルワード線LWL~LWL4mおよびグローバルワード線GWL~GWLを選択するためのデコーダやシフトレジスタ等を信号検出装置1に備えてもよい。

【0027】
本実施形態では、後述するように、電極100~100、電極信号選択部200、増幅部300は、柔軟性を有する基体に形成されている。このうち、電極100~100および電極信号選択部200は上記基体の一面側に形成され、増幅部300は、電極100~100および電極信号選択部200と積層構造をなすように、図1に示す検出信号選択部GS~GSと共に、上記基体の内部または他面側に形成されている。即ち、増幅部300は、電極100~100および電極信号選択部200と積層構造をなすようにして、これら電極100~100および電極信号選択部200が形成されたレイヤとは異なる上記基体のレイヤに形成されている。
なお、本実施形態では、電極100~100および電極信号選択部200は上記基体の一面側に形成され、増幅部300は、上記基体の内部または他面側に形成されているものとしているが、電極100~100および電極信号選択部200が積層構造をなしていれば、これらの要素は上記基体に任意に配置され得る。また、用途によっては、上記基体は必ずしも柔軟性を有している必要はない。

【0028】
上述したように、本実施形態による信号検出装置1は、電極100~100と電極信号選択部200と増幅部300とからなる信号検出部Fを1つの信号検出ブロックとして、行列状に配置された複数の信号検出ブロックを備えている。加えて、信号検出装置1は、上記の信号検出ブロックのそれぞれからの検出信号を選択するための検出信号選択部GS~GSを備えている。ここで、本実施形態のブロック構成によれば、例えば、図3に示す電極信号選択部200において、負荷電流源220は、4つのソースフォロワ回路210~210によって共有され、検出信号選択部GS~GSにおいても同様である。従って、本実施形態のブロック構成によれば、回路の構成上、信号配線数を抑制しつつ、簡易な構成で、多数の電極を介して生体信号を検出することが可能になる。

【0029】
なお、本実施形態では、信号検出装置1は、上述の複数の信号検出ブロックを備えるものとして構成されているが、各信号検出ブロックを構成する信号検出部F1,1~Fm,nのそれぞれを単体の信号検出装置としてもよい。この場合の信号検出装置は、電極群100と、電極信号選択部200と、増幅部300と、これらが形成された柔軟性を有する基体とを備えたものとして構成される。

【0030】
次に、図5および図6を参照して、信号検出装置1のデバイス構造を説明する。
図5は、信号検出装置1のデバイス構造(全体)を模式的に示す図である。同図に示すように、信号検出装置1は、概略的に、第1回路層1020と、第2回路層1030と、異方性導電性シートからなる導電層1040とから構成され、第1回路層1020と第2回路層1030とが導電層1040を介して概略シート状に一体的に積層された積層構造を有している。本実施形態では、異方性導電性シートは、例えば、絶縁性の高い接着剤中に導電粒子を均一に分散させた材料からなり、液晶ディスプレイ等の電子部品において電極間を電気的に接続するために使用されているものを流用することができる。
異方性導電性シートは、概略シート状以外でも、例えば第1回路層1020と第2回路層1030との間で電気的な接続が必要な端子部に、パッチ状に異方性導電性シートを部分的に積層してもよい。この際、パッチ状の異方性導電性シート外の、第1回路層1020と第2回路層1030の間に、これらの回路層の積層強度を高めるための接着層を並置してもよい。

【0031】
ここで、第1回路層1020は、上述の電極100~100からなる電極群100と電極信号選択部200とが、信号検出部F1,1~Fm,nに対応して行列状に複数配置された回路層である。また、第2回路層1030は、上述の信号検出部F1,1~Fm,nのそれぞれを構成する増幅部300と検出信号選択部GS~GSとが、信号検出部F1,1~Fm,nに対応して行列状に複数配置された回路層である。本実施形態では、ローカルワード線LWL~LWL4mは第1回路層1020に形成され、グローバルワード線GWL~GWLは、第2回路層1030に形成される。ただし、この例に限定されず、ローカルワード線LWL~LWL4mとグローバルワード線GWL~GWLは何れの回路層に形成されてもよい。

【0032】
図6は、信号検出装置1のデバイス構造(断面)を模式的に示す図である。同図に示すように、第1回路層1020および第2回路層1030は、異方性導電性シートからなる導電層1040を介して積層されている。
各回路層について具体的に説明すると、第1回路層1020は、可撓性を有する基体であるポリイミド層1021(例えば膜厚1.2μm)、配線となる金属層1022(例えば膜厚30nmのAl)、図2に示した電極信号選択部200を構成する有機トランジスタ(pMOSトランジスタ)のゲート絶縁膜となるAlOx/SAM層1023(例えば膜厚4nmのAlOx+膜厚2nmのSAM)、上記有機トランジスタのゲート電極となるアルミニウム層1024(例えば膜厚30nm)、上記有機トランジスタのチャネル形成層となる有機半導体層1025(例えば膜厚30nm)、上記有機トランジスタのソース・ドレイン電極となる金属層1026(Au)、パリレン(parylen)層1027(例えば膜厚2μm)、配線に接続された金属層1028,1029(Au)から構成される。ここで、金属層1029は、図2に示した電極群100を構成する電極100~100に相当する要素である。金属層1028および金属層1029は、それぞれ、第1回路層1020の下面および上面に露出している。
第1回路層1020を構成する可撓性(柔軟性)を有する基体としては、ポリイミド層の他に、ポリエチレンナフタレート(PEN)フィルム、ポリエチレンテレフタレート(PET)フィルム、ポリエーテルエーテルケトン(PEEK)フィルム、パラキシリレン系ポリマーフィルム、また、これらの有機フィルムにガスバリア性を付与するためにSiOやSiNなどの無機薄膜を積層した複合フィルムなどが挙げられる。

【0033】
第2回路層1030は、可撓性を有する基体であるポリイミド層1031(例えば膜厚1.2μm)、図2に示した増幅部300を構成する有機トランジスタ(pMOSトランジスタ)のゲート電極となるアルミニウム層1032(例えば膜厚30nm)、上記有機トランジスタのゲート絶縁膜となるAlOx/SAM層1033(例えば膜厚4nmのAlOx+膜厚2nmのSAM)、上記有機トランジスタのチャネル形成層となる有機半導体層1034(例えば膜厚30nm)、上記有機トランジスタのソース・ドレイン電極となる金属層1035(Au)、パリレン(parylen)層1036(例えば膜厚2μm)、上記有機トランジスタのソース・ドレイン電極に接続された金属層1037(Au)から構成される。金属層1037は、第2回路層1030の上面に露出している。
第2回路層1030を構成する可撓性(柔軟性)を有する基体としては、ポリイミド層の他に、ポリエチレンナフタレート(PEN)フィルム、ポリエチレンテレフタレート(PET)フィルム、ポリエーテルエーテルケトン(PEEK)フィルム、パラキシリレン系ポリマーフィルム、また、これらの有機フィルムにガスバリア性を付与するためにSiOやSiNなどの無機薄膜を積層した複合フィルムなどが挙げられる。
第1回路層1020の基体と第2回路層1030の基体とを同じ素材で構成すると、熱ひずみが揃えられ、第1回路層1020と第2回路層1030との積層基体の反りの発生を低減することができるため、好ましい。また、第1回路層1020の基体と第2回路層1030の基体のそれぞれの厚さは、柔軟性を有するように薄いフィルムであることが好ましい。それぞれの基体の具体的な厚さとしては、75μm以下、好ましくは25μm以下、更に好ましくは10μm以下1μm以上である。

【0034】
第1回路層1020と第2回路層1030は導電層1040を介して積層され、これにより、第2回路層1030の上面に形成された金属層1037と第1回路層1020の下面に形成された金属層1028とが電気的に接続される。本実施形態では、導電層1040を介して金属層1037と金属層1028とが電気的に接続されることにより、図2に示す電極信号選択部200の出力部と増幅部300の入力部とが接続される。

【0035】
また、図6に示す信号検出装置1のデバイス構造では、上述の電極群100と電極信号選択部200とが形成された第1回路層1020の下層側に、増幅部300と検出信号選択部GS~GSとが形成された第2回路層1030が配置されている。ここで、本実施形態の上記デバイス構造によれば、第2回路層1030に形成された1個の増幅部300に対し、第1回路層1020に形成された4個の電極100~100が積層される。このため、電極100~100の各サイズと配置ピッチを小さくすることができ、1個の増幅部に対して4個の電極を配置することができる。従って、前述の非特許文献1の技術と比較して、電極密度を4倍にすることができる。また、第1回路層1020には、電極100~100と共に、ソースフォロワ回路210~210からなる電極信号選択部200が形成されているので、電極100~100上の生体信号が電極信号選択部200に入力されるまでの配線経路を短くすることができる。このため、信号経路での生体信号に対する雑音信号の重畳を有効に抑制することができ、検出信号のSN比を改善することができる。従って、本実施形態による上記デバイス構造によれば、生体信号の分布を詳細かつ安定的に検出することが可能になる。

【0036】
なお、本実施形態では、第2回路層1030に形成された図1の検出信号選択部GS~GSの出力信号G~Gを外部に取り出すための配線(図示なし)が、第2回路層1030の下面側に引き出されている。また、ローカルワード線LWLおよびグローバルワード線GWLを含む制御用の全ての配線も第2回路層1030の下面側に引き出されている。これにより、信号検出装置1から外部に引き出される配線と被検体との接触を防止することができる。

【0037】
[動作の説明]
次に、本実施形態による信号検出装置1の動作を説明する。
信号検出装置1は、人間の腕の表面筋電信号(生体信号)を検出するものとし、信号検出部F1,1~Fm,nのそれぞれを構成する電極100~100が腕の表面に接するようにして信号検出装置1が装着されているものとする。ここでは、説明の簡略化のため、信号検出部F1,1を構成する電極100を介して表面筋電信号を検出する場合について説明する。この場合、グローバルワード線GWL~GWL上の各選択信号の信号レベルは、検出信号選択部GS~GSが第1行目の信号検出部F1,1~F1,nの検出信号S1,1~S1,nを選択するように設定される。具体的には、グローバルワード線GWLの信号レベルが論理レベル「0」に設定され、他のグローバルワード線GWL~GWLの各信号レベルが論理レベル「1」に設定される。また、ローカルワード線LWL~LWL上の各選択信号の信号レベルは、第1行目の信号検出部F1,1~F1,nのそれぞれを構成する電極信号選択部200が電極100を介して入力される信号のみを選択するように設定される。具体的には、ローカルワード線LWLの信号レベルが論理レベル「0」に設定され、ローカルワード線LWL,LWL,LWLの各信号レベルが論理レベル「1」に設定される。

【0038】
なお、本実施形態では、第2行~第m行目の各信号検出部を構成する電極100~100を介して入力される表面筋電信号を非選択状態とするように、ローカルワード線LWL~LWL4mの各信号レベルが設定されるものとする。ただし、この例に限らず、第2行~第m行目の信号検出部についても第1行目の信号検出部と同様に機能させてもよいが、検出信号選択部GS~GSから最終的に出力信号G~Gとして出力される検出信号は、検出信号選択部GS~GSにより選択された1行分の検出信号である。

【0039】
上述のようにローカルワード線LWL~LWL4mおよびグローバルワード線GWL~GWL上の各選択信号の信号レベルが設定されると、腕の筋肉から発生された表面筋電信号が信号検出部F1,1を構成する電極100~100を介して電極信号として電極信号選択部200に入力される。電極信号選択部200は、ローカルワード線LWL~LWL上の各信号レベルに基づいて、電極100を介して電極信号として入力される表面筋電信号を選択して電極信号S200として出力する。

【0040】
具体的には、前述のように、ローカルワード線LWLの信号レベルが「0」に設定されているので、ソースフォロワ回路210を構成するpMOSトランジスタ211がオン状態に制御される。これにより、pMOSトランジスタ212のソースがpMOSトランジスタ211を介してノードN200と電気的に接続される。

【0041】
一方、電極100を介して電極信号として入力された表面筋電信号は、ソースフォロワ回路210のpMOSトランジスタ212のゲートに印加される。このとき、pMOSトランジスタ212のソース電圧は、負荷電流源220のpMOSトランジスタ221により、pMOSトランジスタ211を介して、pMOSトランジスタ212のゲート電位よりも、このpMOSトランジスタ212のゲート閾値電圧VTだけ高い電圧に駆動される。換言すれば、負荷電流源220のpMOSトランジスタ221によって駆動されるpMOSトランジスタ212のソース電圧(=pMOSトランジスタ211のソース電圧)は、pMOSトランジスタ212のゲート電位よりも、pMOSトランジスタ212のゲート閾値電圧VTだけ高い電圧にクランプされる。これにより、ソースフォロワ回路210は、電極100を介して入力された表面筋電信号に追従する電圧信号を電極信号S200としてノードN200を介して出力する。結局、電極信号選択部200は、電極100~100のそれぞれを介して電極信号として入力された表面筋電信号のうち、電極100を介して入力された電極信号を選択的に電極信号S200として出力する。

【0042】
ソースフォロワ回路210から出力された電極信号S200は、電極信号選択部200の出力信号として増幅部300の入力部に供給される。増幅部300は、電極信号選択部200から供給された電極信号S200を増幅して検出信号S1,1を出力する。この増幅部300から出力された検出信号S1,1は、信号検出部F1,1の出力信号として検出信号選択部GSに供給される。検出信号選択部GSは、電極信号選択部200と同様の動作原理に基づいて、信号検出部F1,1から供給された検出信号S1,1を選択して出力信号Gとして出力する。他の検出信号選択部GS~GSからも同様に出力信号G~Gがそれぞれ出力される。

【0043】
生体信号選択部GS~GSの出力信号G~Gは、図示しない外部情報処理装置に入力され、この外部情報処理装置は、入力された信号に対して所定の信号処理を施すことにより、各信号検出部からの検出信号の強度分布を生成する。例えば、外部情報処理装置は、各信号検出部からの検出信号をサンプリングしてデジタル信号に変換し、第1行目の信号検出部F1,1~F1、nからの各検出信号の強度分布(信号強度の二次元分布)を生成して表示部(図示なし)に表示させる。同様に他の行の信号検出部について走査が実施され、全ての信号検出部F1,1~Fm,nからの検出信号の強度分布を得る。上述の走査により得られた強度分布から、オペレータは、異常を示す信号強度の発生部位を特定することができる。ただし、この例に限定されず、信号強度の表示形態は任意である。

【0044】
上述した本実施形態による信号検出装置1の回路構成によれば、信号検出部F1,1においてソースフォロワ回路210から電極信号S200として出力される電圧信号の振幅は、このソースフォロワ回路210の入力信号、即ち、電極100を介してpMOSトランジスタ212のゲートに印加される表面筋電信号(生体信号)と概ね同じ振幅に留まる。しかしながら、ソースフォロワ回路210の出力インピーダンスは、表面筋電信号を発生させる生体(人間の腕)のインピーダンスよりも充分に小さいため、ソースフォロワ回路210から増幅部300に入力される電極信号S200は周囲のノイズの影響を受けにくい。また、信号検出部F1,1から出力された電極信号S200を選択する検出信号選択部GSもまた、電極信号選択部200と同様にソースフォロワ回路から構成されているので、検出信号選択部GSの出力信号Gも周囲のノイズの影響を受けにくい。従って、本実施形態によれば、検出信号のSN比を有効に改善することができ、生体信号を精度よく検出することが可能になる。また、前述したように、本実施形態によれば、電極100~100と電極信号選択部200と増幅部300とからなる信号検出部Fを1つの信号検出ブロックとして、行列状に配置された複数の信号検出ブロックを備えたので、信号配線数を抑制することができる。このため、配線間のクロストークなどの影響を抑制することができ、よりいっそう精度よく生体信号を検出することが可能になる。

【0045】
また、上述した本実施形態による信号検出装置1のデバイス構造によれば、電極密度を向上させることができると共に、電極100~100から増幅部300までの信号経路を短く抑えることができる。これにより、信号経路上でのノイズの影響を抑制することができ、上述した回路構成によるSN比の改善効果と相俟って、検出信号のSN比を更にいっそう改善することが可能になる。従って、本実施形態によれば、電極を高密度に配置しても、クロストークなどによるノイズ成分を抑制することができ、生体信号の強度分布を精度よく測定することができる。

【0046】
また、本実施形態によれば、複数の信号検出部F1,1~Fm,nを任意に選択することができ、且つ、各信号検出部を構成する複数の電極を任意に選択することができるので、信号検出装置1を被検体に装着する際に、モニタすべき部位を予め厳密に特定する必要がない。従って、信号検出装置1の被検体への装着を容易化することができる。また、異常部位に限らず、信号検出部F1,1~Fm,nが位置する範囲内で任意の部位の生体信号を選択的に検出することができる。

【0047】
上述の実施形態では、本発明を信号検出装置として表現したが、本発明は、信号検出方法として表現することもできる。この場合、本発明による信号検出方法は、電極信号選択部200が、選択信号に基づき、生体信号を発生させる被検体と接するように配置された複数の電極100~100上の信号を択一的に選択する選択段階と、増幅部300が、前記選択段階において前記電極信号選択部200により選択された信号を増幅する増幅段階と、を含み、前記複数の電極100~100と前記電極信号選択部200と前記増幅部300が柔軟性を有する基体に形成され、前記複数の電極および前記電極信号選択部が前記基体に形成され、前記増幅部が、前記複数の電極および前記電極信号選択部と積層構造をなすように、前記基体に形成された、信号検出方法として表現することができる。

【0048】
また、本発明は、上述した信号検出装置の製造方法として表現することもできる。この場合の信号検出装置の製造方法は、生体信号を発生させる被検体と接するように配置された複数の電極100~100と、選択信号に基づき前記複数の電極上の信号を択一的に選択する電極信号選択部200と、前記電極信号選択部200により選択された信号を増幅する増幅部300と、前記複数の電極100~100と前記電極信号選択部200と前記増幅部300が形成された柔軟性を有する基体と、を備えた信号検出装置の製造方法であって、前記複数の電極および前記電極信号選択部を前記基体に形成する段階と、前記増幅部を、前記複数の電極および前記電極信号選択部と積層構造をなすように、前記基体に形成する段階と、を含む、信号検出装置の製造方法として表現することができる。

【0049】
以上、本発明の実施形態を説明したが、本発明は上述の実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲内で種々の変形が可能である。
例えば、上述の実施形態では、ローカルワード線LWLおよびグローバルワード線GWLにより、各列において1個の電極を選択するものとしたが、例えば、行単位で複数の電極を選択するものとしてもよく、列単位で複数の電極を選択するものとしてもよく、ローカルワード線LWLおよびグローバルワード線GWLの各信号レベルに基づいて選択することができる限度において、選択する電極の組み合わせは任意である。
【実施例】
【0050】
以下、実施例により本発明を更に具体的に説明するが、本発明は以下の実施例にのみ制限されるものではない。
【実施例】
【0051】
次に、図7から図13を参照しながら、本発明の実施例を説明する。
本発明者らは、上述した実施形態による信号検出装置1の一実施例として、超柔軟性を有するPENフィルム上に形成された駆動電圧が2Vの有機トランジスタ(2V有機トランジスタ)を有する64チャネル表面筋電図(EMG)計測シートを義手制御用に開発した。分散共有増幅器(DSA)アーキテクチャにより、EMG電極密度を4倍に増加させた状態で筋電信号の測定位置での増幅を可能とした。事後的な加工処理による選択・接続(SAC)手法により、従来の並列トランジスタと比較して、トランジスタの不整合を92%だけ低減させ、トランジスタの電力を56%だけ低減させた。
【実施例】
【0052】
痩せた筋肉によって皮膚に発生する電圧波形である表面筋電(EMG)は、非侵襲計測であることから、義手および義足のような、人間の動作の意思を検出する用途では重要である。義手の用途において、手を正確に制御するためには、EMGの多点計測が必要になる[参考文献1,2]。しかしながら、受動電極アレイ[参考文献1,3]を用いた従来の多点計測は、二つの問題を抱えている。1)一つ目は、皮膚表面に取り付けられたEMG電極が柔軟性に欠けるため、長時間の計測が被計測人に煩わしさを与えることである。2)二つ目は、計測点の数が増えるにつれて、電極と前段回路との間の配線数が増加するため、EMGの信号品質が劣化することである。このような課題を克服するために、厚さが1μmの超柔軟性を有するフィルム上に、EMG電極アレイと、2V有機トランジスタを備えた前段増幅器アレイとを集積化し、義手を制御するための表面EMG計測シート(SEMS)を開発した。開発したSEMSによれば、信号品質を低下させることなく、負担の少ない長時間にわたる計測が可能になる。
【実施例】
【0053】
増幅器アレイのための有機トランジスタの設計課題は、1)増幅器の大きな面積が電極アレイのピッチを増加させることと、2)増幅器の不整合が、有機トランジスタの大きな不整合に起因することである。これらの課題を克服するために、本稿は、二つの提案を提示している。即ち、本稿は、1)EMG電極密度の4倍の密度で筋電信号を測定位置で増幅するための分散共有増幅器(DSA)アーキテクチャと、2)従来の並列トランジスタと比較して、増幅器を構成するトランジスタの不整合、消費電力を、それぞれ92%、56%だけ低減させる事後製造による選択・接続(SAC)手法である。DSAとSACは、柔軟性のあるプリント電極を用いた生体信号の大規模なアレイ計測において基幹的な技術である。
【実施例】
【0054】
図7は、本願発明者らが開発した45mm×40mmの64チャネルSEMSの写真を示している。SEMSでは、厚さが1μmの超柔軟性を有するポリエチレンナフタレート(PEN)フィルム上に、8×8EMG電極アレイシートと、2V有機トランジスタを有する8×2前段増幅器アレイシートとが積層されている。EMG電極のピッチは0.7mmであり、8×8EMG電極アレイの面積は3.5mmである。
【実施例】
【0055】
図8は、本稿で提案するDSAアーキテクチャを用いたSEMSの回路図である。SEMSは、信号品質の劣化を避けるために、従来の受動電極アレイ[参考文献1-3]に代えて増幅器アレイを備えている。図7および図13に示すように、増幅器の面積は大きいため、1つの増幅器を4個の電極で共有し、これにより電極密度を4倍にしている。また、EMG電極アレイおよび増幅器アレイは、電極密度を上げるために、積層化[参考文献4]された別個のシート上に形成されている。図8に示すように、ブロック11では、4個のEMG電極のうちの一つが、ローカルワード線(LWL~LWL)信号により選択され、ソースフォロワによる信号を増幅器が増幅する。ブロック21では、4個のEMG電極のうちの一つが、ローカルワード線(LWL~LWL)信号により選択され、ソースフォロワによる信号を増幅器が増幅する。そして、それら二つの増幅器の出力が、グローバルワード線(GWL~GWL)信号により選択される。著者らは、DNTTの有機半導体[参考文献5]とセルフ・アライン・モノレイヤ(SAM)技術[参考文献6]を用いた2V有機pMOSトランジスタを採用し、これにより、pMOSのみによる回路設計を実現した。
【実施例】
【0056】
図9は、増幅器アレイのための従来のトランジスタ不整合低減技術と、本稿の提案によるトランジスタ不整合低減技術を示す。図9(a)および(b)は、それぞれ、従来技術による単一トランジスタとN個の並列トランジスタとの間のトランジスタ不整合を示す。
図9(c)は、本稿の提案による事後製造によるSAC手法を示す。SACにおいては、第1に、各トランジスタのI-V特性(例えば、スレッショルド電圧とオン電流(Ion))を測定する。2N回の測定が必要となる。そして、目標である不整合を最小化する計算に基づき、図9(c)の左のグループおよび右のグループから、それぞれ、M個およびM個のトランジスタが選択される。通常、MおよびMは等しくない。最後に、図9(c)の写真に示すように、選択されたM(M)個のトランジスタをインクジェットプリントにより相互接続する。本稿の提案によるSACは、プリント・エレクトロニクスを利用しているのに対し、シリコンVLSI技術によるSACはコストが高く、実用的でない。図9(d)に比較表を示す。Pelgrom則によれば、N倍の電力増加という犠牲を払いながらも、N個の並列トランジスタ(図9(b))の不整合はN-1/2倍に留まる。これに対し、本稿の提案によるSAC(図9(c))によれば、トランジスタの不整合はN-1/2倍よりも小さく、電力はN倍よりも小さくなる。詳細な分析は図10に示されている。
【実施例】
【0057】
図10(a)は、11個の有機pMOSトランジスタのIDS-VDS特性の測定結果を示す。本稿では、Ionの不整合を対象とする。Ionの測定値の平均(μ(Ion))とシグマ(σ(Ion))は、それぞれ、27.4μAと6.0μAである。測定により得られたμ(Ion)とσ(Ion)とに基づき、正規分布を仮定してIonの不整合をシミュレートし、従来の並列トランジスタ(図9(b))と本稿の提案によるSAC(図9(c))とを比較した。図10(b)は、シミュレーションにより得られたIonの不整合のN依存性を示す。並列トランジスタのIonの不整合は、Pelgrom則に従い、N-1/2に比例する。一方、本稿の提案によるSACのIonの不整合は、従来の並列トランジスタの不整合よりも充分に小さい。図10(c)は、シミュレーションにより図10(b)から導出されたIonの不整合低減のN依存性を示す。例えば、Ionの不整合低減は、N=2,4,8について、それぞれ、-54%、-92%、-99.7%である。N=4は、図9(c)に示す例に対応している。図10(d)は、シミュレーションにより得られたμ(Ion)のN依存性(=平均電力)を示す。例えば、μ(Ion)の低減は、N=2,4,8について、それぞれ、-44%、-56%、-56%である。このように、本稿の提案によるSACによれば、より少ない電力オーバーヘッドで、従来の並列トランジスタよりも不整合を充分に小さくすることができる。
【実施例】
【0058】
pMOSトランジスタのみを用いた回路設計において、増幅器の利得を上げることは困難である。疑似CMOSインバータ[参考文献4,7]によれば高い利得を得ることができるものの、負電圧を必要とする。従って、本稿では、[参考文献8]に基づくAC結合された負荷を有するpMOSトランジスタのみの増幅器を使用し、これにより負電圧を不要とした。図11(a)に、SEMSにおいて使用されたpMOSトランジスタのみの増幅器の回路図を示す。比較のために、従来のダイオード負荷も示されている。AC結合負荷では、トランジスタMのVGSはコンデンサCにより一定となり、負荷のインピーダンスが高くなる。これにより高利得を達成している。コンデンサCとCはMIMキャパシタにより実現され、RとRはpMOSトランジスタにより実現されている。増幅器のサイズは、20mm×5mmであり、その増幅器の写真が図13に示されている。図11(b)に、2Vでの増幅器の利得の周波数依存性の測定結果を示す。AC結合負荷を有する増幅器の利得は、ダイオード負荷を有する増幅器の利得よりも充分に高い。AC結合負荷を有する増幅器の電力消費は30μWである。この増幅器の目標仕様は、“利得@100Hz>20dB”と、“利得@500Hz>10dB”である。すなわち、AC結合負荷を有する増幅器には、入力する電圧の周波数が100Hzの場合の利得が20dBより大きく、入力する電圧の周波数が500Hzの場合の利得が10dBより大きくなることが求められる。その理由は、上記の目標仕様について、表面EMGの代表的な振幅帯域と周波数帯域が、それぞれ、1~2mVと10Hz~500Hzであるためである。図11(b)では、“利得@100Hz=21dB”および“利得@500Hz=10dB”、すなわち、入力する電圧の周波数が100Hzの場合の利得が21dBであり、入力する電圧の周波数が500Hzの場合の利得が10dBであるという結果が得られており、これらは上記の目標仕様を満足する。
【実施例】
【0059】
図12は、有機増幅器を有する表面EMGの測定系の設定と測定波形を示す。手を開いた状態での波形と閉じた状態での波形との間の明らかな違いが良好に観測されている。手を開いた状態での波形の最大振幅と周波数は、それぞれ、35mVと100Hzである。
図13は、有機増幅器の写真を示し、主要な特徴を集約している。
【実施例】
【0060】
参考文献:[1] P. Liu, et al., “EMG-to-Force Modeling for Multiple Fingers,”IEEE AnnualNortheast Bioengineering Conference (NEBEC), pp. 1-2, Apr. 2011.[2] D. Staudenmann, et al., “Towards Optimal Multi-Channel EMG Electrode Configurations in Muscle Force Estimation: A High Density EMG Study,” Elsevier Journal of Electromyography and Kinesiology, vol. 15, issue 1, pp. 1-11, Feb. 2005.[3] B. G. Lapatki, et al., “A Thin, Flexible Multielectrode Grid for High-Density Surface EMG,” American Physiological Society Journal of Applied Physiology,vol. 96, no. 1, pp. 327-336, Jan. 2004.[4] T. Yokota, et al., “Sheet-Type Organic Active Matrix Amplifier System Using Vth-Tunable, Pseudo-CMOS Circuits with Floating-Gate Structure,” IEEE International Electron Devices Meeting, pp. 335-338, Dec. 2011.[5] T. Yamamoto and K. Takimiya, “Facile Synthesis of Highly π-Extended Heteroarenes, Dinaphtho[2,3-b:2',3'-f]chalcogenopheno[3,2-b]chalcogenophenes, and Their Application to Field-Effect Transistors,” Journal of American Chemical Society, vol.129, no.8, pp. 2224-2225, Aug. 2007.[6] H. Klauk, et al., “Ultralow-Power Organic Complementary Circuits,” Nature, vol. 445, pp. 745-748, Feb., 2007.[7] K. Ishida, et al., “100-V AC Power Meter System-on-a-Film (SoF) Integrating 20-V Organic CMOS Digital and Analog Circuits with Floating Gate for Process Variation Compensation and 100-V Organic PMOS Rectifier,” IEEE ISSCC Dig. of Tech. Papers, pp.218-219, Feb. 2011.[8] H. Marien, et al., “A Fully Integrated ΔΣ ADC in Organic Thin-Film Transistor Technology on Flexible Plastic Foil,” IEEE J. Solid-State Circuits, vol. 44, no. 1, pp. 276-284, Jan. 2011.
【産業上の利用可能性】
【0061】
本発明は、生体信号を検出するための装置に広く適用することができる。また、本発明は、工業製品などの電気信号を検出するための装置にも適用することができる。
【符号の説明】
【0062】
1…信号検出装置 F,F1,1~Fm,n…信号検出部 G,GS~GS…生体信号選択部 GWL,GWL~GWL…グローバルワード線 LWL,LWL~LWL4m…ローカルワード線 100…電極群 100~100…電極 200…電極信号選択部 210~210…ソースフォロワ回路 220…負荷電流源 211,212,221…pMOSトランジスタ(有機トランジスタ) 300…増幅部 310…コンデンサ 320…増幅器 321~321…pMOSトランジスタ(有機トランジスタ)
322…負荷 323…抵抗 324~324,325~325…配線形成領域
1020…第1回路層 1030…第2回路層 1040…導電層
図面
【図1】
0
【図2】
1
【図3】
2
【図4】
3
【図5】
4
【図6】
5
【図7】
6
【図8】
7
【図9】
8
【図10】
9
【図11】
10
【図12】
11
【図13】
12