TOP > 国内特許検索 > 半導体集積回路装置 > 明細書

明細書 :半導体集積回路装置

発行国 日本国特許庁(JP)
公報種別 公開特許公報(A)
公開番号 特開2017-139314 (P2017-139314A)
公開日 平成29年8月10日(2017.8.10)
発明の名称または考案の名称 半導体集積回路装置
国際特許分類 H01L  21/822       (2006.01)
H01L  27/04        (2006.01)
H01L  21/82        (2006.01)
H01L  23/522       (2006.01)
H01L  21/768       (2006.01)
H01L  21/3205      (2006.01)
FI H01L 27/04 D
H01L 21/82 W
H01L 27/04 L
H01L 21/88 Z
請求項の数または発明の数 18
出願形態 OL
全頁数 23
出願番号 特願2016-018817 (P2016-018817)
出願日 平成28年2月3日(2016.2.3)
発明者または考案者 【氏名】黒田 忠広
出願人 【識別番号】899000079
【氏名又は名称】学校法人慶應義塾
個別代理人の代理人 【識別番号】100094525、【弁理士】、【氏名又は名称】土井 健二
【識別番号】100094514、【弁理士】、【氏名又は名称】林 恒徳
【識別番号】100105337、【弁理士】、【氏名又は名称】眞鍋 潔
審査請求 未請求
テーマコード 5F033
5F038
5F064
Fターム 5F033UU04
5F033VV04
5F033VV05
5F033VV08
5F033XX23
5F038AZ04
5F038CA02
5F038CA05
5F038CA09
5F038CD02
5F038CD17
5F038EZ08
5F038EZ20
5F064BB35
5F064CC30
5F064DD05
5F064DD14
5F064DD19
5F064EE09
5F064EE12
5F064EE14
5F064EE16
5F064EE17
5F064EE18
5F064EE22
5F064EE27
5F064EE52
要約 【課題】半導体集積回路装置に関し、電源網を工夫することによって、コイル間の誘導結合度の改善と電源線における電源電圧降下の抑制を両立する。
【解決手段】基板上に設けた多層配線構造における同一の水平位置に形成され、所定の間隔で配置された複数のコイルからなる第1のコイルアレイの全てのコイル内部を前記多層配線構造の積層方向から見てX方向を通過する第1の電源配線群と、Y方向を通過する第2の電源配線群を備えた電源網を設け、前記第1の電源配線群の少なくとも一部と前記第2の電源配線群の少なくとも一部により、前記コイルの周辺を囲む閉回路を形成する。
【選択図】図1
特許請求の範囲 【請求項1】
基板上に設けた多層配線構造における同一の水平位置に形成され、所定の間隔で配置された複数のコイルからなる第1のコイルアレイと、
前記多層配線構造の積層方向から見て全ての前記コイルの内部のX方向を通過する電源線と接地線との電源線対からなる第1の電源配線群と、前記多層配線構造の積層方向から見て全ての前記コイルの内部の前記X方向と直交するY方向を通過する電源線と接地線との電源線対からなる第2の電源配線群を備えた電源網とを有し、
前記第1の電源配線群の少なくとも一部と前記第2の電源配線群の少なくとも一部は、前記コイルの周辺を囲む閉回路を形成する半導体集積回路装置。
【請求項2】
前記コイルが、前記第1の電源配線群と平行な第1のコイル要素と、前記第2の電源配線群と平行な第2のコイル要素から形成される請求項1に記載の半導体集積回路装置。
【請求項3】
前記第1のコイル要素と前記第2のコイル要素が、互いに異なった層準の配線で形成され、
前記第1のコイル要素と前記第2のコイル要素が交互にビアによって接続されている請求項2に記載の半導体集積回路装置。
【請求項4】
前記第1のコイルアレイに対して、前記第1のコイルアレイと同じ間隔で配置した前記多層配線構造により形成された第2のコイルアレイを、前記第1のコイルアレイと所定間隔だけずれて重なるように配置し、
前記第1の電源配線群が前記多層配線構造の積層方向から見て前記第2のコイルアレイを構成する全ての前記コイルの内部のX方向を通過し、
前記第2の電源配線群が前記多層配線構造の積層方向から見て前記第2のコイルアレイを構成する全ての前記コイルの内部の前記Y方向を通過する請求項3に記載の半導体集積回路装置。
【請求項5】
前記第1のコイル要素と前記第2のコイル要素が、同じ層準の配線で形成され、
前記第1の電源配線群及び前記第2の電源配線群が前記第1のコイル要素及び前記第2のコイル要素と異なった層準の配線により形成されている請求項2に記載の半導体集積回路装置。
【請求項6】
前記第1のコイル要素及び前記第2のコイル要素と前記第1の電源配線群及び前記第2の電源配線群とが同一の基板に設けた前記多層配線構造により形成されている請求項2乃至請求項5のいずれか1項に記載の半導体集積回路装置。
【請求項7】
前記第1のコイル要素及び前記第2のコイル要素と、前記第1の電源配線群及び前記第2の電源配線群とが互いに異なった基板に設けた前記多層配線構造により形成されている請求項2乃至請求項5のいずれか1項に記載の半導体集積回路装置。
【請求項8】
前記コイルが、前記第1の電源配線群に対して斜め方向の第3のコイル要素と、前記第2の電源配線群に対して斜め方向の第4のコイル要素から形成される請求項1に記載の半導体集積回路装置。
【請求項9】
前記第3のコイル要素と前記第4のコイル要素が、互いに異なった層準の配線で形成され、
前記第3のコイル要素と前記第4のコイル要素が交互にビアによって接続されている請求項8に記載の半導体集積回路装置。
【請求項10】
前記第1のコイルアレイに対して、前記第1のコイルアレイと同じ間隔で配置した前記多層配線構造により形成された第2のコイルアレイを、前記第1のコイルアレイと所定間隔だけずれて重なるように配置し、
前記第1の電源配線群が前記多層配線構造の積層方向から見て前記第2のコイルアレイを構成する全ての前記コイルの内部のX方向を通過し、
前記第2の電源配線群が前記多層配線構造の積層方向から見て前記第2のコイルアレイを構成する全ての前記コイルの内部の前記Y方向を通過する請求項9に記載の半導体集積回路装置。
【請求項11】
前記第3のコイル要素と前記第4のコイル要素が、同じ層準の配線で形成され、
前記第1の電源配線群及び前記第2の電源配線群が前記第3のコイル要素及び前記第4のコイル要素と異なった層準の配線により形成されている請求項8に記載の半導体集積回路装置。
【請求項12】
前記第3のコイル要素及び前記第4のコイル要素と前記第1の電源配線群及び前記第2の電源配線群とが同一の基板に設けた前記多層配線構造により形成されている請求項8乃至請求項11のいずれか1項に記載の半導体集積回路装置。
【請求項13】
前記第3のコイル要素及び前記第4のコイル要素と、前記第1の電源配線群及び前記第2の電源配線群とが互いに異なった基板に設けた前記多層配線構造により形成されている請求項8乃至請求項11のいずれか1項に記載の半導体集積回路装置。
【請求項14】
前記第1の電源配線群と前記第2の電源配線群とが、全ての前記コイルの内部において短絡している請求項1乃至請求項13のいずれか1項に記載の半導体集積回路装置。
【請求項15】
前記第1の電源配線群と前記第2の電源配線群とが、前記コイルの内部の一部において短絡している請求項1乃至請求項13のいずれか1項に記載の半導体集積回路装置。
【請求項16】
前記第1の電源配線群と前記第2の電源配線群とが、前記コイルの内部において所定の周期的間隔で短絡している請求項15に記載の半導体集積回路装置。
【請求項17】
前記第1の電源配線群の一端と前記第2の電源配線群の一端が、開放端である請求項1乃至請求項16のいずれか1項に記載の半導体集積回路装置。
【請求項18】
前記第1のコイルアレイを構成する各コイルの内部及び前記第2のコイルアレイを構成する各コイルの内部を、前記電源線対が複数通過し、
前記第1の電源配線群の一端と前記第2の電源配線群の一端が開放端である請求項4または請求項10に記載の半導体集積回路装置。
発明の詳細な説明 【技術分野】
【0001】
本発明は、半導体集積回路装置に関するものであり、例えば、誘導結合を用いたデータ通信に用いる送受信コイルを備えた半導体集積回路装置における誘導結合を妨げない電源網の構成に関するものである。
【背景技術】
【0002】
磁界は半導体チップを貫通する。半導体チップ上の配線を巻いて作った送信用コイルと受信用コイルを近接配置して、信号に応じて送信コイルに流れる電流を変化させると、それに伴いコイル周辺の磁界が変化する。この時、受信コイルに電圧信号が誘起され、受信回路を介して信号を復元する。このような、誘導結合を用いたデータ通信は積層チップ間のデジタル信号接続に用いられる。
【0003】
誘導結合を用いたデータ通信は、シリコン貫通ビア(TSV)を用いた積層チップ間接続などの従来の機械式接続に比べて、集積回路による電子式接続なので、製造歩留まりが高くコストが低いという特長がある。また、信号となる電磁界はトランジスタを設けた半導体基板を貫通できるのでコイル同士の接続場所の制約が少なく通信チャネルを増やして高速にできる或いは静電保護回路が要らないので低電力にできるなどの利点を有する。
【0004】
しかし、コイルの近傍に金属板があると、電磁誘導効果により磁界の変化を打ち消す方向に金属内で渦状の誘導電流(渦電流)が生じ、その結果コイル間の誘導結合が弱くなる。金属板の抵抗が小さいほど渦電流の変化は大きくなり、周辺の磁界の変化を打ち消す力は強くなる。
【0005】
半導体チップに設けた送受信コイルは空芯なので、磁界の変化はコイルの辺の周辺で強く生じる。したがって、コイルの近傍に金属板があると、コイルの辺の近くにコイルの辺に沿って渦電流が流れる閉回路ができる。その経路の電気抵抗が低いほど、誘導結合が弱くなることが予想される。
【0006】
一方、半導体チップには電源配線が網目状に設置されることが多い。電源配線における電源電圧降下を抑えるためには電気抵抗を低くすれば良く、そのために、細目で低抵抗な電源網が設置されている。このように電源網とコイルの誘導結合は、電源電圧降下を改善するとコイルの誘導結合が劣化し、コイルの誘導結合を改善すると電源電圧降下が劣化するという相反関係にあり、両方の要求を両立させることが重要になる。
【0007】
そこで、本願発明者等は、電磁界シミュレーションによって詳細な検討を行い、さらにテストチップを設計、試作、実測して、電源網の電気抵抗とコイル間の誘導結合の関係を鋭意探求した(例えば、非特許文献1及び非特許文献2参照)。
【0008】
非特許文献1或いは非特許文献2に示しているように、コイルの辺に沿って渦電流が閉回路を流れると誘導結合は著しく低下し、渦電流が閉回路を流れないと誘導結合はほとんど低下しないことが確認された。また、図28に示すように、テストチップを用いた実験結果によれば、渦電流が流れる閉回路をコイルの辺から離すほどに、誘導結合の強さは回復することが確認された。なお、図における符号Zは、送信コイルと受信コイルの間隔である。
【0009】
図28は、誘導結合度の渦電流が流れる閉回路とコイルの辺との間隔Xとコイルの辺長Dとの比に対する依存性の説明図である。図28に示すように、コイルの辺に沿って渦電流が流れると(X/D=0)、誘導結合度は20%程度(1/5程度)に低下する。一方、コイルの辺からコイルの一辺の長さDの0.5倍離れたところを渦電流が流れると(X/D=0.5)、誘導結合度は50%程度(1/2程度)にまで回復することが分かる。
【先行技術文献】
【0010】

【特許文献1】特開2015-103584号公報
【特許文献2】特許第5475962号
【0011】

【非特許文献1】L.Hsu,J.Kadomoto,S.Hasegawa,A.Kosuge,Y.Take,and T.Kuroda,“A Study of Physical Design Guidelines in ThruChip Inductive Coupling Channel,”IEICE Trans.on Fundamentals,vol.E98-A,no.12,pp.2584-2591,Dec.2015
【非特許文献2】L.Hsu,Y.Take,A.Kosuge,S.Hasegawa,J.Kadomoto,and T.Kuroda,“Design and Analysis for ThruChip Design for Manufacturing(DFM),”20th Asia and South Pacific Design Automation Conference (ASP-DAC‘15),Proceedings,pp.46-47,Jan.19th-22nd.2015
【発明の概要】
【発明が解決しようとする課題】
【0012】
しかしながら、上述の非特許文献1或いは非特許文献2においては、コイルの誘導結合を改善する際に、どのようにして電源電圧降下の劣化を抑制するかについては具体的に検討がなされていない。
【0013】
したがって、半導体集積回路装置において、コイル間の誘導結合度の改善と電源線における電源電圧降下の抑制を両立することを目的とする。
【課題を解決するための手段】
【0014】
開示する一観点からは、基板上に設けた多層配線構造における同一の水平位置に形成され、所定の間隔で配置された複数のコイルからなる第1のコイルアレイと、前記多層配線構造の積層方向から見て全ての前記コイルの内部のX方向を通過する電源線と接地線との電源線対からなる第1の電源配線群と、前記多層配線構造の積層方向から見て全ての前記コイルの内部の前記X方向と直交するY方向を通過する電源線と接地線との電源線対からなる第2の電源配線群を備えた電源網とを有し、前記第1の電源配線群の少なくとも一部と前記第2の電源配線群の少なくとも一部は、前記コイルの周辺を囲む閉回路を形成する半導体集積回路装置が提供される。
【発明の効果】
【0015】
開示の半導体集積回路装置によれば、電源網を工夫することによって、コイル間の誘導結合度の改善と電源線における電源電圧降下の抑制を両立することが可能になる。
【図面の簡単な説明】
【0016】
【図1】本発明の実施の形態の半導体集積回路装置の送受信コイル配置部のシンボル平面図である。
【図2】コイルのシンボル表記の説明図である。
【図3】電源線のシンボル表記の説明図である。
【図4】コイルと電源線を組み合わせた場合のシンボル表記の説明図である。
【図5】コイルアレイと電源線のシンボル表記の説明図である。
【図6】コイルを流れる電流による磁界強度分布の説明図である。
【図7】コイルの周辺に形成される渦電流の流れる閉回路の説明図である。
【図8】誘導結合の電源線網とコイル辺の距離依存性の説明図である。
【図9】本発明の実施例1の半導体集積回路装置の説明図である。
【図10】渦電流の流れる閉回路の説明図である。
【図11】本発明の実施例2の半導体集積回路装置の説明図である。
【図12】本発明の実施例3の半導体集積回路装置の説明図である。
【図13】本発明の実施例4の半導体集積回路装置の送受信コイルアレイ配置領域のシンボル図である。
【図14】渦電流の流れる閉回路の説明図である。
【図15】本発明の実施例5の半導体集積回路装置の送受信コイルアレイ配置領域のシンボル図である。
【図16】渦電流の流れる閉回路の説明図である。
【図17】本発明の実施例6の半導体集積回路装置の送受信コイルアレイ配置領域のシンボル図である。
【図18】渦電流の流れる閉回路の説明図である。
【図19】本発明の実施例7の半導体集積回路装置の送受信コイルアレイ配置領域のシンボル図である。
【図20】渦電流の流れる閉回路の説明図である。
【図21】本発明の実施例8の半導体集積回路装置の説明図である。
【図22】渦電流の流れる閉回路の説明図である。
【図23】本発明の実施例9の半導体集積回路装置の説明図である。
【図24】渦電流の流れる閉回路の説明図である。
【図25】渦電流の流れる閉回路の説明図である。
【図26】本発明の実施例10の半導体集積回路装置の送受信コイルアレイ配置領域のシンボル図である。
【図27】本発明の実施例11の半導体集積回路装置の送受信コイルアレイ配置領域のシンボル図である。
【図28】誘導結合度の渦電流が流れる閉回路とコイルの辺との間隔Xとコイルの辺長Dとの比に対する依存性の説明図である。
【発明を実施するための形態】
【0017】
ここで、図1乃至図8を参照して、本発明の実施の形態の半導体集積回路装置を説明する。図1乃至図4は、本発明の実施の形態の半導体集積回路装置の構成説明図であり、図1は、本発明の実施の形態の半導体集積回路装置の送受信コイル配置部のシンボル平面図であり、図2は、コイルのシンボル表記の説明図であり、図3は、電源線のシンボル表記の説明図であり、図4は、コイルと電源線を組み合わせた場合のシンボル表記の説明図であり、図5は、コイルアレイと電源線のシンボル表記の説明図である。

【0018】
図1に示すように、所定の間隔で配置された複数のコイル10からなる第1のコイルアレイは、基板上に設けた多層配線構造における同一の水平位置に形成される。多層配線構造の積層方向から見て全てのコイル10の内部のX方向を通過する電源線と接地線との電源線対からなる第1の電源配線群20と、多層配線構造の積層方向から見て全てのコイル10の内部の前記X方向と直交するY方向を通過する電源線と接地線との電源線対からなる第2の電源配線群30を備えた電源網とを有している。これらの第1の電源配線群20の少なくとも一部と第2の電源配線群30の少なくとも一部は、コイル10の周辺を囲む閉回路を形成する。なお、図1では3行3列のコイルアレイとして示しているが、m行n列に拡張できる。

【0019】
この場合、コイル10の形状は、矩形でも、ダイヤ型でも、八角形等の多角形でも、菱形でも良いが、正方形状の矩形が典型的な形状である。コイル10を矩形の形状にする場合には、図2に示すように、コイル10を第1の電源配線群20と平行な第1のコイル要素11と、第2の電源配線群30と平行な第2のコイル要素12から形成すれば良い。電源網に対してダイヤ型のコイル形状とする場合には、第1の電源配線群20に対して45°斜め方向の第3のコイル要素と、第2の電源配線群30に対して45°斜め方向の第4のコイル要素とを用いれば良い。

【0020】
コイル10は、図2(a)に示すように、第1のコイル要素11と第2のコイル要素12を互いに異なった層準の配線で形成し、第1のコイル要素11と第2のコイル要素を交互にビア13によって接続すれば良い。この場合のコイルの巻き数は任意である。なお、図2(a)の左図はコイルの平面図であり、右図はコイルのシンボル図である。

【0021】
また、図2(b)に示すように、第1のコイル要素11と第2のコイル要素12を同じ層準の配線で形成して平面スパイラルコイルとしても良い。この場合には、第1の電源配線群20及び第2の電源配線群30は、第1のコイル要素11及び第2のコイル要素12と異なった層準の配線により形成することになる。なお、図2(b)の左図はコイルの平面図であり、右図はコイルのシンボル図である。或いは、垂直ソレノイドや、平面スパイラルコイルと垂直ソレノイドを組み合わせた巻き方でも良い。垂直ソレノイドを形成する場合には、例えば、Mnを層準nの金属配線とすると、M2とM3で巻いたあと、更に同じ位置で、M4とM5で巻けば良い。

【0022】
図3に示すように、第1の電源配線群20と第2の電源配線群30は、それぞれ電源線21,31と接地線22,32との電源線対からなる。図3(a)の場合には、互いに層準の異なる電源線21と電源線31とが交差位置でビア41によって短絡し、互いに層準の異なる接地線22と接地線31とが交差位置でビア42によって短絡している。なお、図3(a)の左図は電源線の平面図であり、右図は電源線のシンボル図である。また、図3(b)は、電源線21,31同士或いは接地線22,32同士が交差位置で短絡していない場合を示しており、ここでも、図3(b)の左図は電源線の平面図であり、右図は電源線のシンボル図である。

【0023】
図4は、コイルと電源線を組み合わせた場合のシンボル表記の説明図であり、図4(a)はコイル10の内部において、電源線21,31同士或いは接地線22,32同士が交差位置で短絡している場合を示している。また、図4(b)はコイル10の内部において、電源線21,31同士或いは接地線22,32同士が交差位置で短絡していない場合を示している。図4(a)及び図4(b)における左図はコイルと電源線を組み合わせた場合の平面図であり、右図はそのシンボル図である。

【0024】
図5は、コイルアレイと電源線のシンボル表記の説明図であり、図5(a)はコイルアレイと電源線の平面図であり、図5(b)はそのシンボル図である。上述の図1は、図5(b)に対してチップの周辺に設けた電源線を加えたものである。なお、ここでは、各コイル10の内部において、電源線21,31同士或いは接地線22,32同士が交差位置で短絡している場合を示しているが、必ずしも全てのコイルの内部で、電源線21,31同士或いは接地線22,32同士を交差位置で短絡させる必要はない。即ち、一部のコイル10の内部で選択的に電源線21,31同士或いは接地線22,32同士を交差位置で短絡させるようにしても良いし、或いは、所定の周期毎に選択的にコイルの内部で電源線21,31同士或いは接地線22,32同士を交差位置で短絡させるようにしても良い。さらには、電源線21,31の一端を開放端にするとともに、接地線22,32の一端も開放端にしても良く、その場合には、コイル列の周辺で電源線21,31同士或いは接地線22,32同士が接続されていれば良く、接続箇所を結ぶ電源線対が閉回路となる。典型的には、チップの周辺に設けた電源線対が閉回路となる。

【0025】
一部のコイル10の内部或いは所定の周期毎に選択的にコイルの内部で電源線21,31同士或いは接地線22,32同士を交差位置で短絡させた場合には、着目するコイルに対して、複数の閉回路が形成される。複数の閉回路の効果が重畳する結果、着目するコイルの誘導結合は低下する。しかし、渦電流の経路は拡大するので電気抵抗は大きくなり渦電流効果は小さくなり、その結果、誘導結合の低下が抑制される。

【0026】
図6は、コイルを流れる電流による磁界強度分布の説明図である。コイル10は空芯なのでコイル10の辺の周辺の磁界が強くなる。一方、コイル10の辺の内側は対向する辺の磁界が同じ向きに重なるので、コイル10の辺の外側よりも磁界が強くなる。しかし、コイル10の外側には別のコイル10が近接して配置されている。コイルを高密度に配置するほど隣のコイルからの磁界がより強く重なり、コイルの内側よりも外側の方が磁界が強くなる場合が多い。

【0027】
また、電源線を互いに隣接するコイルの間に設置するとき、電源線とコイルの辺の距離は短くなる。したがって、コイルの高密度化の観点から、電源網を通すのはコイルの内側の中央付近が望ましい。図1は、そのような電源網を示している。

【0028】
図7は、コイルの周辺に形成される渦電流の流れる閉回路の説明図である。中央のコイルに着目すると、中央のコイルを囲む8つのコイル10の内部で短絡している第1の電源線群20と第2の電源線群30によって形成される太線で示す閉回路43が中央の太線で示すコイルにおける誘導結合に受ける最も大きな影響を与える渦電流の経路となる。この場合、電源線対20,30は、コイル10の中央を通っているので、閉回路43は、中央のコイル10の辺からコイルの辺長Dの0.5倍とコイル相互間の間隔の和だけ離れたところを周回することになる。

【0029】
図8は、誘導結合の電源線網とコイル辺の距離依存性の説明図であり、電磁界シミュレーションで求めた送受信コイル間の電磁界の透過率を電源網を配置しない場合の透過率で規格化した値として示している。図1に示した配置の場合には、図7で示すように、注目するコイルに最も影響を与える閉回路は、注目するコイルの辺からコイルの辺長Dの0.5倍以上離れた位置を周回するので、誘導結合の劣化は10%以内に納まることが分かる。なお、上述の図28の実験の場合には、コイルの辺に沿う配線を仮定しているので、結果が異なっている。

【0030】
また、特許文献1に示すように、第1のコイルアレイに対して、第1のコイルアレイと同じ間隔で配置した同じ多層配線構造により形成された第2のコイルアレイを、第1のコイルアレイと所定間隔だけずれて重なるように配置しても良い。この場合にも、第1の電源配線群が多層配線構造の積層方向から見て第2のコイルアレイを構成する全てのコイルの内部のX方向を通過し、第2の電源配線群が多層配線構造の積層方向から見て第2のコイルアレイを構成する全てのコイルの内部のY方向を通過するように配置する。この場合、互いに重なったコイルは、特許文献1に示すように、時分割或いは位相分割で電磁界通信を行うことになる。

【0031】
第1のコイルアレイの各コイルをコイル間に電源線対を配置することが困難な程度に近接配置するとともに、第2のコイルアレイの各コイルをコイル間に電源線対を配置することが困難な程度に近接配置した場合には、各コイルの内部を通過するように、複数の電源線対を配置すれば良い。この場合、各電源線の一端及び接地線の一端を開放端にすることが望ましい。

【0032】
なお、第1のコイル要素及び第2のコイル要素と第1の電源配線群及び第2の電源配線群とを同一の基板に設けた多層配線構造により形成しても良いし、互いに異なった基板に設けた多層配線構造により形成しても良い。

【0033】
本発明の実施の形態においては、
1)コイルの中央付近に電源線対を通す、
2)コイルの中央付近で交差する電源線対はビアで接続する、
3)コイルの一部を重ねたとき、コイルの辺の間を通る電源線対はコイル列の中ではビアで接続せずにコイル列の外側でビアにより接続する
という構成を採用している。
その結果、
1)渦電流の経路となる閉回路を、コイルからコイルの辺長の0.5倍以上離すことができるので、電源線網によるコイルの誘導結合の低下を抑えることができる。
2)電源線対を密に配置することができるので、電源線網の電気抵抗の増大を抑えることができる。
3)コイルの中央付近に電源線対を通しているので、誘導結合通信用のコイルのレイアウト密度を高くできる
という作用効果が得られる。
【実施例1】
【0034】
次に、図9及び図10を参照して、本発明の実施例1の半導体集積回路装置を説明する。図9は、本発明の実施例1の半導体集積回路装置の説明図であり、図9(a)は送受信コイルアレイ配置領域のシンボル図であり、図9(b)は、送受信コイルアレイ配置領域の概略的断面図である。図9(a)に示すように、各コイル50の中央付近をX方向には電源線対60が通過し、Y方向には電源線対70が通過し、各コイル50の中央部で、電源線対60と電源線対70の電源線同士及び接地線同士がビア80により接続されている。なお、図9(a)においては、コイルアレイは6行6列で示しているが、m行n列に拡張されるものである。
【実施例1】
【0035】
図9(a)及び図9(b)に示すように、各コイル50は、シリコン基板55上に形成された多層配線構造56を利用して互いに層準が異なる配線によるコイル要素51とコイル要素52を交互にビア53により接続して形成されている。また、電源線対60は、コイル要素51と平行な同じ層準の配線によって形成され、電源線対70はコイル要素52と平行な同じ層準の配線によって形成される。なお、ここでは、層準の違いを実線と破線で示しており、以後、線種が異なる場合は層準の違いを表している。
【実施例1】
【0036】
図10は、渦電流の流れる閉回路の説明図であり、ここでは、太線で示した着目するコイルに対して最大の影響を与える太線で示した閉回路83を示している。電界シミュレーションの結果によると、実施例1の電磁界の透過率は、電源網を設けない場合の透過率を1にした場合に、0.90となり、10%の低下で透過率の劣化が押さえられている。なお、電界シミュレーションに際しては、コイルの辺長Dを100μm、互いに隣接するコイル辺同士の間隔を20μm、コイル要素の線幅を7μm、電源線及び接地線の線幅を10μmとしている。
【実施例1】
【0037】
このように、実施例1においては、各コイル50の中央付近を通過するように電源線対60及び電源線対70を配置し、各コイル50の中央付近で電源線対60及び電源線対70の電源線同士及び接地線同士を接続しているので、コイルのレイアウト密度を高くすることができるとともに、電源網の電源電圧降下を抑制することができる。
【実施例1】
【0038】
また、着目するコイルに最大の影響を与える渦電流の流れる閉回路は、コイルの辺長Dの0.5倍以上離れた位置に形成されるので、渦電流による誘導結合の低下を10%程度に抑制することができる。
【実施例2】
【0039】
次に、図11を参照して、本発明の実施例2の半導体集積回路装置を説明する。図11は、本発明の実施例2の半導体集積回路装置の説明図であり、図11(a)は送受信コイルアレイ配置領域のシンボル図であり、図11(b)は、送受信コイルアレイ配置領域の概略的断面図である。図11(a)に示すように、積層方向から見て各コイル90の中央付近をX方向には電源線対60が通過し、Y方向には電源線対70が通過し、各コイル90の中央部で、電源線対60と電源線対70の電源線同士及び接地線同士がビア80により接続されている。なお、図11(a)においては、コイルアレイは6行6列で示しているが、m行n列に拡張されるものである。
【実施例2】
【0040】
但し、図11(a)及び図11(b)に示すように、各コイル90は、シリコン基板55上に形成された多層配線構造56を利用して互いに同じ層準の配線によるコイル要素91とコイル要素92により形成される平面スパイラルコイルである。したがって、電源線対60及び電源線対70はコイル90の内部を通過できないので、電源線対60及び電源線対70はコイル要素91及びコイル要素92と異なった層準の配線によって形成される。
【実施例2】
【0041】
この場合の着目するコイルに対して最大の影響を与える閉回路は実施例1と同様であり、実施例1と同様に、電磁界の透過率の劣化を抑制することができる。また、コイルのレイアウト密度を高くすることができるとともに、電源網の電源電圧降下を抑制することができる。
【実施例3】
【0042】
次に、図12を参照して、本発明の実施例3の半導体集積回路装置を説明する。図12は、本発明の実施例3の半導体集積回路装置の説明図であり、図12(a)は送受信コイルアレイ配置領域のシンボル図であり、図12(b)は、送受信コイルアレイ配置領域の概略的断面図である。図12(a)に示すように、積層方向から見て各コイル90の中央付近をX方向には電源線対60が通過し、Y方向には電源線対70が通過し、各コイル90の中央部で、電源線対60と電源線対70の電源線同士及び接地線同士がビア80により接続されている。なお、図11(a)においては、コイルアレイは6行6列で示しているが、m行n列に拡張されるものである。
【実施例3】
【0043】
図12(a)及び図12(b)に示すように、各コイル90は、シリコン基板57上に形成された多層配線構造58を利用して互いに同じ層準の配線によるコイル要素91とコイル要素92により形成される平面スパイラルコイルである。しがたって、電源線対60及び電源線対70はコイル90の内部を通過できないので、電源線対60及び電源線対70はコイル要素91及びコイル要素92とは互いに異なったシリコン基板55に設けた多層配線構造56を利用して形成する。
【実施例3】
【0044】
この場合の着目するコイルに対して最大の影響を与える閉回路は実施例1と同様であり、実施例1と同様に、電磁界の透過率の劣化を抑制することができる。また、コイルのレイアウト密度を高くすることができるとともに、電源網の電源電圧降下を抑制することができる。
【実施例4】
【0045】
次に、図13及び図14を参照して、本発明の実施例4の半導体集積回路装置を説明する。図13は、本発明の実施例4の半導体集積回路装置の送受信コイルアレイ配置領域のシンボル図である。図13に示すように、所定の周期の位置の各コイル50の中央部で、電源線対60と電源線対70の電源線同士及び接地線同士がビア80により接続されている。なお、図13においては、コイルアレイは6行6列で示しているが、m行n列に拡張されるものである。
【実施例4】
【0046】
図14は、渦電流の流れる閉回路の説明図であり、ここでは、太い実線で示す着目するコイルに対して最大の影響を与える太い実線で示す閉回路84と太い破線で示す閉回路85を示している。電界シミュレーションの結果によると、実施例4の電磁界の透過率は、電源網を設けない場合の透過率を1にした場合に、0.95となり、5%の低下で透過率の劣化が押さえられている。なお、電界シミュレーションに際しては、コイルの辺長Dを100μm、互いに隣接するコイル辺同士の間隔を20μm、コイル要素の線幅を7μm、電源線及び接地線の線幅を10μmとしている。
【実施例4】
【0047】
このように、実施例4においては、各コイル50の中央付近を通過するように電源線対60及び電源線対70を配置し、所定の周期に配置されたコイル50の中央付近で電源線対60及び電源線対70の電源線同士及び接地線同士を接続しているので、渦電流による電磁界の透過率の低下をより抑制することができる。なお、コイルのレイアウト密度を高くすることができるとともに、電源網の電源電圧降下を抑制することができる点は、実施例1と同様である。
【実施例4】
【0048】
なお、実施例4においては、実施例1と同様に、コイル要素51及びコイル要素52を互いに異なった層準の配線で形成しているが、実施例2或いは実施例3と同様に、平面スパイラルコイルとしても良い。その場合には、実施例2と同様に、電源線対60及び電源線対70はコイル要素51及びコイル要素52とは同じチップに設けた多層配線構造を利用して形成しても良いし、或いは、実施例3と同様に、互いに異なったチップに設けた多層配線構造を利用して形成しても良い。
【実施例5】
【0049】
次に、図15及び図16を参照して、本発明の実施例5の半導体集積回路装置を説明する。図15は、本発明の実施例5の半導体集積回路装置の送受信コイルアレイ配置領域のシンボル図である。図15に示すように、第1のコイルアレイを構成するコイル50に対して第1のコイルアレイと同じ構成のコイル50からなる第2のコイルアレイをコイル50とコイル50とがずれて重なるように配置する。このような配置は、コイル要素51,51とコイル要素52,52を互いに異なる層準の配線で形成することによって可能になる。
【実施例5】
【0050】
また、電源線対60,60の一端と、電源線対70,70の一端は開放端として、コイル50,50の内部においては、電源線対60,60と、電源線対70,70とは短絡しないようにしている。この場合、互いに重なり合うコイルは時分割或いは位相分割で電磁界通信を行うことになる。なお、図15においては、各コイルアレイは3行3列で示しているが、m行n列に拡張されるものである。
【実施例5】
【0051】
図16は、渦電流の流れる閉回路の説明図であり、各コイル50,50の内部においては、電源線対60,60と、電源線対70,70とは短絡していないので、太線で示す着目するコイルに最大の影響を与える閉回路86は、コイルアレイの外側に形成される。したがって、閉回路86は各コイル50,50の辺から大幅に離れているので、渦電流による影響を大幅に小さくすることができる。なお、ここでは、理解しやすいように、閉回路86を実際の閉回路より内側に一点鎖線で示している。或いは、コイル列の周辺で電源線対60,60と、電源線対70,70とが接続されていれば良く、接続箇所を結ぶ電源線対が閉回路となる。
【実施例6】
【0052】
次に、図17及び図18を参照して、本発明の実施例6の半導体集積回路装置を説明する。図17は、本発明の実施例6の半導体集積回路装置の送受信コイルアレイ配置領域のシンボル図であり、コイルの配置及び電源線付の配置は上記の実施例5と同様である。但し、この実施例6においては所定の周期の位置に配置されたコイル50,50の中央部において、電源線対60,60と、電源線対70,70とを短絡させている。この場合も、互いに重なり合うコイルは時分割或いは位相分割で電磁界通信を行うことになる。なお、図17においては、各コイルアレイは3行3列で示しているが、m行n列に拡張されるものである。
【実施例6】
【0053】
図18は、渦電流の流れる閉回路の説明図であり、太線で示す着目する中央のコイル50に大きな影響を与える3つの閉回路、即ち、太い実線で示す閉回路87、太い一点鎖線で占めす閉回路88及び太い二点鎖線で示す閉回路89が形成される。閉回路88,89の辺の2辺の一部は着目する中央のコイル50の辺から0.5D以下の距離に近接して配置されるが、その他の部分はかなり離れた距離になるので、渦電流の影響は小さくなる。
【実施例7】
【0054】
次に、図19及び図20を参照して、本発明の実施例7の半導体集積回路装置を説明する。図19は、本発明の実施例7の半導体集積回路装置の送受信コイルアレイ配置領域のシンボル図である。図19に示すように、第1のコイルアレイを構成するコイル50に対して第1のコイルアレイと同じ構成のコイル50からなる第2のコイルアレイをコイル50とコイル50とがずれて重なるように配置する。このような配置は、コイル要素51,51とコイル要素52,52を互いに異なる層準の配線で形成することによって可能になる。
【実施例7】
【0055】
但し、ここでは、各コイルアレイの互いに隣接するコイル50,50同士の間に電源線対60及び電源線対70が配置できない程度に密集してコイル50,50を配置する。したがって、各コイル50,50の内部を2本ずつの電源線対60及び電源線対70が通過するように、電源線対60,70を配置する。また、各電源線対60,70は中央部近傍で断線するフイッシュボーン状の配線とする。この場合も、互いに重なり合うコイルは時分割或いは位相分割で電磁界通信を行うことになる。なお、図19においては、各コイルアレイは3行3列で示しているが、m行n列に拡張されるものである。
【実施例7】
【0056】
図20は、渦電流の流れる閉回路の説明図であり、各コイル50,50の内部においては、電源線対60と、電源線対70とは短絡していないので、着目するコイルに最大の影響を与える閉回路86は、コイルアレイの外側に形成される。したがって、閉回路86は各コイル50,50の辺から大幅に離れているので、渦電流による影響を大幅に小さくすることができる。なお、ここでも、理解しやすいように、閉回路86を実際の閉回路より内側に一点鎖線で示している。或いは、コイル列の周辺で電源線対60と、電源線対70とが接続されていれば良く、接続箇所を結ぶ電源線対が閉回路となる。
【実施例8】
【0057】
次に、図21及び図22を参照して、本発明の実施例8の半導体集積回路装置を説明する。図21は、本発明の実施例8の半導体集積回路装置の説明図であり、図21(a)は送受信コイルアレイ配置領域のシンボル図であり、図21(b)は、送受信コイルアレイ配置領域の概略的断面図である。図21(a)に示すように、各コイル100の中央付近をX方向には電源線対60が通過し、Y方向には電源線対70が通過し、各コイル100の中央部で、電源線対60と電源線対70の電源線同士及び接地線同士がビア80により接続されている。但し、この実施例8においては、各コイル100は、電源線対60に対して45°傾斜した配線で形成されるコイル要素101と電源線対70に対して45°傾斜した配線で形成されたコイル要素102からなるダイヤ型のコイル100である。なお、図21(a)においては、コイルアレイは最外周の配置が6行5列で示しているが、m行n列に拡張されるものである。
【実施例8】
【0058】
図21(b)に示すように、各コイル100は、シリコン基板55上に形成された多層配線構造56を利用して同じ層準の配線によるコイル要素101とコイル要素102により形成される平面スパイラルコイルである。したがって、電源線対60及び電源線対70はコイル100の内部を通過できないので、電源線対60及び電源線対70はコイル要素101及びコイル要素102と異なった層準の配線によって形成される。
【実施例8】
【0059】
図22は、渦電流の流れる閉回路の説明図であり、ここでは、太線で示す着目するコイルに対して最大の影響を与える閉回路111を太い実線で示している。電界シミュレーションの結果によると、実施例8の電磁界の透過率は、電源網を設けない場合の透過率を1にした場合に、0.80となり、20%の低下で透過率の劣化が押さえられている。なお、電界シミュレーションに際しては、コイルの辺長Dを100μm、互いに隣接するコイル辺同士の間隔を20μm、コイル要素の線幅を7μm、電源線及び接地線の線幅を10μmとしている。
【実施例8】
【0060】
このように、実施例8においては、コイル要素と電源線対を45°傾斜させているので、特許文献2で示したように、コイルとX-Y方向に配置された電源線対との間のクロストークを小さくすることができる。ビオ・サバールの法則(微小な長さの電流要素によってr離れた位置に作られる微小な磁場を計算する式)から理解できるように、電源網とコイル辺が斜めに対向すると、両者の距離が離れ角度も付くことから、渦電流を効果的に減少することができる。なお、実施例8の場合も、実施例1と同様に、コイル100を互いに層準の異なるコイル要素を接続して形成しても良い。或いは、実施例3のように、コイル要素と、電源線対を互いに異なったチップに形成した多層配線構造を利用して形成しても良い。
【実施例9】
【0061】
次に、図23乃至図25を参照して、本発明の実施例9の半導体集積回路装置を説明する。図23は、本発明の実施例9の半導体集積回路装置の説明図であり、図23(a)は送受信コイルアレイ配置領域のシンボル図であり、図23(b)は、送受信コイルアレイ配置領域の概略的断面図である。図23(a)に示すように、実施例8と同様に、各コイル100の中央付近をX方向には電源線対60が通過し、Y方向には電源線対70が通過している。但し、実施例9においては所定の周期の位置に配置されたコイル100の中央部で、電源線対60と電源線対70の電源線同士及び接地線同士がビア80により接続されている。なお、図23(a)においては、コイルアレイは最外周の配置が6行5列で示しているが、m行n列に拡張されるものである。
【実施例9】
【0062】
図23(b)に示すように、各コイル100は、シリコン基板57上に形成された多層配線構造58を利用して同じ層準の配線によるコイル要素101とコイル要素102により形成される平面スパイラルコイルである。したがって、電源線対60及び電源線対70はコイル100の内部を通過できないので、電源線対60及び電源線対70はコイル要素101及びコイル要素102と互いに異なったシリコン基板55上に形成された多層配線構造56を利用して形成される。
【実施例9】
【0063】
図24は、渦電流の流れる閉回路の説明図であり、ここでは、その内部において電源線対60と電源線対70が交差位置において短絡していないコイルに着目しており、太線で示す着目するコイルに対して最大の影響を与える2つの閉回路112,113を太い実線で示している。電界シミュレーションの結果によると、実施例9の電磁界の透過率は、電源網を設けない場合の透過率を1にした場合に、0.88となり、12%の低下で透過率の劣化が押さえられている。なお、電界シミュレーションに際しては、コイルの辺長Dを100μm、互いに隣接するコイル辺同士の間隔を20μm、コイル要素の線幅を7μm、電源線及び接地線の線幅を10μmとしている。
【実施例9】
【0064】
図25は、渦電流の流れる閉回路の説明図であり、ここでは、その内部において電源線対60と電源線対70が交差位置において短絡しているコイルに着目しており、太線で示す着目するコイルに対して大きな影響を与える太い実線で示す正方形状の閉回路114と太い実線で示す大きな長方形状の閉回路115,116の3つの閉回路を示している。電界シミュレーションの結果によると、この場合の電磁界の透過率は、電源網を設けない場合の透過率を1にした場合に、0.90となり、10%の低下で透過率の劣化が押さえられている。
【実施例9】
【0065】
このように、実施例9においては、所定の周期の位置に配置されたコイル100の中央部で、電源線対60と電源線対70の電源線同士及び接地線同士を短絡させているので、コイルの辺と電源線対の平均距離は実施例8より大きくなり、渦電流の影響を弱めることができる。なお、実施例9の場合も、実施例1と同様に、コイル100を互いに層準の異なるコイル要素を接続して形成しても良い。或いは、実施例8のように、コイル要素と、電源線対を同じチップに形成した多層配線構造を利用して形成しても良い。
【実施例10】
【0066】
次に、図26を参照して、本発明の実施例10の半導体集積回路装置を説明する。図26は、本発明の実施例10の半導体集積回路装置の送受信コイルアレイ配置領域のシンボル図である。図26に示すように、第1のコイルアレイを構成するコイル120に対して第1のコイルアレイと同じ構成のコイル120からなる第2のコイルアレイをコイル120とコイル120とがずれて重なるように配置する。このような配置は、コイル要素121,121とコイル要素122,122を互いに異なる層準の配線で形成することによって可能になる。
【実施例10】
【0067】
また、電源線対60,60の一端と、電源線対70,70の一端は開放端として、コイル120,120の内部においては、電源線対60,60と、電源線対70,70とは短絡しないようにしている。この場合、互いに重なり合うコイルは時分割或いは位相分割で電磁界通信を行うことになる。なお、図26においては、各コイルアレイは3行3列で示しているが、m行n列に拡張されるものである。
【実施例10】
【0068】
この場合の渦電流の流れる閉回路は、上記の実施例5と同様である。即ち、着目するコイルに最大の影響を与える閉回路は、コイルアレイの外側に形成される。したがって、閉回路は各コイル120,120の辺から大幅に離れているので、渦電流による影響を大幅に小さくすることができる。或いは、コイル列の周辺で電源線対60,60と、電源線対70,70とが接続されていれば良く、接続箇所を結ぶ電源線対が閉回路となる。
【実施例10】
【0069】
なお、この場合、実施例7と同様に、各コイルアレイの互いに隣接するコイル120,120同士の間に電源線対60,60及び電源線対70,70が配置できない程度に密接してコイル120,120を配置しても良い。この場合、各コイル120,120の内部を2本ずつの電源線対60及び電源線対70が通過するように、電源線対60,70を配置する。また、各電源線対60,70は中央部近傍で断線するフイッシュボーン状の配線とする。
【実施例11】
【0070】
次に、図27を参照して、本発明の実施例11の半導体集積回路装置を説明する。図27は、本発明の実施例10の半導体集積回路装置の送受信コイルアレイ配置領域のシンボル図である。図26に示すように、第1のコイルアレイを構成するコイル120に対して第1のコイルアレイと同じ構成のコイル120からなる第2のコイルアレイをコイル120とコイル120とがずれて重なるように配置する。このような配置は、コイル要素121,121とコイル要素122,122を互いに異なる層準の配線で形成することによって可能になる。
【実施例11】
【0071】
また、電源線対60,60の一端と、電源線対70,70の一端は開放端として、所定の周期の位置のコイル120,120の内部においては、電源線対60,60と、電源線対70,70とを短絡させている。この場合、互いに重なり合うコイルは時分割或いは位相分割で電磁界通信を行うことになる。なお、図27においては、各コイルアレイは3行3列で示しているが、m行n列に拡張されるものである。
【実施例11】
【0072】
この場合の着目するコイルに大きな影響を与える渦電流の流れる閉回路は、上記の実施例6と同様に、複数形成されるが、いずれもコイルの辺に対する相対距離が大きいので、渦電流による影響を大幅に小さくすることができる。
【符号の説明】
【0073】
10,10,10 コイル
11 第1のコイル要素
12 第2のコイル要素
13 ビア
20 第1の電源配線群
21,31 電源線
22,32 接地線
30 第2の電源配線群
41,42ビア
43 閉回路
50,50,50,90,100,100,100,120,120 コイル
51,52,91,92,101,101,101,102,102,102,121,121,122,122 コイル要素
53,80 ビア
55,57 シリコン基板
56,58 多層配線構造
60,60,60,70,70,70 電源線対
83,84,85,86,87,88,89,111,112,113,114,115,116 閉回路
図面
【図1】
0
【図2】
1
【図3】
2
【図4】
3
【図5】
4
【図6】
5
【図7】
6
【図8】
7
【図9】
8
【図10】
9
【図11】
10
【図12】
11
【図13】
12
【図14】
13
【図15】
14
【図16】
15
【図17】
16
【図18】
17
【図19】
18
【図20】
19
【図21】
20
【図22】
21
【図23】
22
【図24】
23
【図25】
24
【図26】
25
【図27】
26
【図28】
27