TOP > 国内特許検索 > ダイヤモンド電界効果トランジスタ及びその製造方法 > 明細書

明細書 :ダイヤモンド電界効果トランジスタ及びその製造方法

発行国 日本国特許庁(JP)
公報種別 公開特許公報(A)
公開番号 特開2020-035917 (P2020-035917A)
公開日 令和2年3月5日(2020.3.5)
発明の名称または考案の名称 ダイヤモンド電界効果トランジスタ及びその製造方法
国際特許分類 H01L  21/336       (2006.01)
H01L  29/78        (2006.01)
H01L  21/338       (2006.01)
H01L  29/778       (2006.01)
H01L  29/812       (2006.01)
H01L  21/316       (2006.01)
FI H01L 29/78 301G
H01L 29/80 H
H01L 29/78 301Z
H01L 21/316 M
請求項の数または発明の数 9
出願形態 OL
全頁数 24
出願番号 特願2018-161761 (P2018-161761)
出願日 平成30年8月30日(2018.8.30)
発明者または考案者 【氏名】川原田 洋
【氏名】矢部 太一
出願人 【識別番号】899000068
【氏名又は名称】学校法人早稲田大学
個別代理人の代理人 【識別番号】110002675、【氏名又は名称】特許業務法人ドライト国際特許事務所
審査請求 未請求
テーマコード 5F058
5F102
5F140
Fターム 5F058BB10
5F058BD04
5F058BD05
5F058BF06
5F058BF27
5F058BF29
5F058BF37
5F058BJ01
5F102GB01
5F102GC01
5F102GD10
5F102GJ02
5F102GK02
5F102GL02
5F102GM02
5F102GR04
5F102GR07
5F102GR12
5F102GS04
5F102GS07
5F140AA06
5F140AA24
5F140BA04
5F140BA16
5F140BC19
5F140BD02
5F140BD05
5F140BD11
5F140BD18
5F140BE07
5F140BE09
5F140BF01
5F140BF05
5F140BF51
5F140BG27
5F140BH30
5F140BJ03
5F140BJ07
5F140BJ13
5F140BJ15
5F140BK28
5F140BK37
5F140BK38
5F140CB00
5F140CE00
5F140CE02
要約 【課題】ノーマリオフの電気特性を有するダイヤモンド電界効果トランジスタを提供する。
【解決手段】ダイヤモンド基板10と、ダイヤモンド基板10の上に形成されたソース電極20及びドレイン電極22と、ソース電極20とドレイン電極22との間のダイヤモンド基板10の領域に形成された水素化層30と、水素化層30の上面に接して形成された補助絶縁層51と、補助絶縁層51の上に形成されたゲート絶縁層40と、ゲート絶縁層40の上に形成され、平面視で補助絶縁層51に重なって配置されたゲート電極60とを含む。
【選択図】図1
特許請求の範囲 【請求項1】
ダイヤモンド基板と、
前記ダイヤモンド基板の上に形成されたソース電極及びドレイン電極と、
前記ソース電極と前記ドレイン電極との間の前記ダイヤモンド基板の領域に形成された水素化層と、
前記水素化層の上面に接して形成された補助絶縁層と、
前記補助絶縁層の上に形成されたゲート絶縁層と、
前記ゲート絶縁層の上に形成され、平面視で前記補助絶縁層に重なって配置されたゲート電極と
を有することを特徴とするダイヤモンド電界効果トランジスタ。
【請求項2】
前記補助絶縁層は、シリコン酸化層であることを特徴とする請求項1に記載のダイヤモンド電界効果トランジスタ。
【請求項3】
前記補助絶縁層は前記水素化層上の一部の領域に配置され、平面視で前記ゲート電極は前記補助絶縁層の全体に重なって配置されていることを特徴とする請求項1又は2に記載のダイヤモンド電界効果トランジスタ。
【請求項4】
前記ゲート絶縁層は、前記水素化層上の一部の領域に開口部が配置された第1ゲート絶縁層と、前記開口部を埋め込んで前記第1ゲート絶縁層の上に配置された第2ゲート絶縁層とから形成され、
前記補助絶縁層は、前記第1ゲート絶縁層の開口部の底に配置されていることを特徴とする請求項3に記載のダイヤモンド電界効果トランジスタ。
【請求項5】
前記補助絶縁層は、前記ソース電極及び前記ドレイン電極を除く前記ダイヤモンド基板の領域に形成されることで、前記水素化層上の全体に配置され、
前記ゲート電極は平面視で前記水素化層上の全体に重なって配置されていることを特徴とする請求項1又は2に記載のダイヤモンド電界効果トランジスタ。
【請求項6】
ダイヤモンド基板の上にソース電極及びドレイン電極を形成する工程と、
前記ソース電極と前記ドレイン電極の間の前記ダイヤモンド基板の領域を水素終端して水素化層を形成する工程と、
前記水素化層の上面に接する補助絶縁層を形成する工程と、
前記補助絶縁層の上にゲート絶縁層を形成する工程と、
前記ゲート絶縁層の上に、平面視で前記補助絶縁層に重なるようにゲート電極を形成する工程と
を有することを特徴とするダイヤモンド電界効果トランジスタの製造方法。
【請求項7】
前記補助絶縁層を形成する工程は、
前記水素化層の上にシリコン層を形成し、前記シリコン層を酸化することを含むことを特徴とする請求項6に記載のダイヤモンド電界効果トランジスタの製造方法。
【請求項8】
前記補助絶縁層を形成する工程の前に、前記水素化層上の一部の領域に開口部が設けられた第1ゲート絶縁層を形成する工程を有し、
前記補助絶縁層を形成する工程において、前記第1ゲート絶縁層の開口部に前記補助絶縁層を形成し、
前記補助絶縁層を形成する工程の後に、前記補助絶縁層及び前記第1ゲート絶縁層の上に第2ゲート絶縁層を形成する工程を有し、
前記ゲート絶縁層は、前記第1ゲート絶縁層と前記第2ゲート絶縁層とから形成されることを特徴とする請求項6又は7に記載のダイヤモンド電界効果トランジスタの製造方法。
【請求項9】
前記補助絶縁層を形成する工程において、
前記補助絶縁層は、前記ソース電極及び前記ドレイン電極を除く前記ダイヤモンド基板の領域に形成されることで、前記水素化層上の全体に配置され、
前記ゲート電極を形成する工程において、
前記ゲート電極は平面視で前記水素化層上の全体に重なって配置されることを特徴とする請求項6又は7に記載のダイヤモンド電界効果トランジスタの製造方法。
発明の詳細な説明 【技術分野】
【0001】
本発明は、ダイヤモンド基板を用いたダイヤモンド電界効果トランジスタ及びその製造方法に関する。
【背景技術】
【0002】
ダイヤモンドは、高電圧、大電流動作が必要とされる大電力用の半導体装置に適した半導体材料として期待されており、ダイヤモンド基板を用いた電界効果トランジスタ(FET: Field Effect Transistor)が開発されている。
【0003】
ダイヤモンド基板を用いた電界効果トランジスタでは、ダイヤモンド基板の表面を水素終端することにより、その表面直下にP型の導電層を誘起して、トランジスタとして動作させる技術が提案されている(例えば、特許文献1)。
【先行技術文献】
【0004】

【特許文献1】特開2014-060377号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
一般的に、ダイヤモンド電界効果トランジスタは、ゲート電圧をかけないときもドレイン電流が流れるノーマリオンの電気特性を有する。
【0006】
しかし、ダイヤモンド電界効果トランジスタを高耐圧・高耐熱性能のパワートランジスタなどに向けて実用化するには、ゲート電圧をかけないときはドレイン電流が流れないノーマリオフの電気特性を有することが必要不可欠である。
【0007】
本発明は上記課題を鑑みてなされたものであり、ノーマリオフの電気特性を有するダイヤモンド電界効果トランジスタ及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【0008】
本発明のダイヤモンド電界効果トランジスタは、ダイヤモンド基板と、前記ダイヤモンド基板の上に形成されたソース電極及びドレイン電極と、前記ソース電極と前記ドレイン電極との間の前記ダイヤモンド基板の領域に形成された水素化層と、前記水素化層の上面に接して形成された補助絶縁層と、前記補助絶縁層の上に形成されたゲート絶縁層と、前記ゲート絶縁層の上に形成され、平面視で前記補助絶縁層に重なって配置されたゲート電極とを有する。
【0009】
また、本発明のダイヤモンド電界効果トランジスタの製造方法は、ダイヤモンド基板の上にソース電極及びドレイン電極を形成する工程と、前記ソース電極と前記ドレイン電極の間の前記ダイヤモンド基板の領域を水素終端して水素化層を形成する工程と、前記水素化層の上面に接する補助絶縁層を形成する工程と、前記補助絶縁層の上にゲート絶縁層を形成する工程と、前記ゲート絶縁層の上に、平面視で前記補助絶縁層に重なるようにゲート電極を形成する工程とを有する。
【発明の効果】
【0010】
本発明のダイヤモンド電界効果トランジスタでは、ソース電極とドレイン電極との間のダイヤモンド基板の領域に水素化層が配置されて、チャネル領域が形成されている。また、水素化層の上面に接する補助絶縁層が形成され、補助絶縁層の上にゲート絶縁層が形成されている。さらに、ゲート絶縁層の上に、平面視で補助絶縁層に重なるようにゲート電極が形成されている。
【0011】
一つの好適な態様では、補助絶縁層はシリコン酸化層から形成され、チャネル領域の水素化層とゲート絶縁層との間にシリコン酸化層が配置される。シリコン酸化層は、ダイヤモンド基板と絶縁層との界面に正電荷を発生させるため、ダイヤモンド電界効果トランジスタのしきい値電圧がシフトしてノーマリオフの電気特性が得られる。
【図面の簡単な説明】
【0012】
【図1】第1実施形態のダイヤモンド電界効果トランジスタを示す断面図である。
【図2】図1のダイヤモンド電界効果トランジスタを上側からみた平面図である。
【図3】水素終端したダイヤモンド基板の上にSiO層とAl層とを形成したときのシート抵抗の変化を示すグラフである。
【図4】第1実施形態のダイヤモンド電界効果トランジスタの製造方法を示す断面図(その1)である。
【図5】第1実施形態のダイヤモンド電界効果トランジスタの製造方法を示す断面図(その2)である。
【図6】第1実施形態のダイヤモンド電界効果トランジスタの製造方法を示す断面図(その3)である。
【図7】第1実施形態のダイヤモンド電界効果トランジスタの製造方法を示す断面図(その4)である。
【図8】第1実施形態のダイヤモンド電界効果トランジスタの製造方法を示す断面図(その5)である。
【図9】第1実施形態のダイヤモンド電界効果トランジスタの製造方法を示す断面図(その6)である。
【図10】第1実施形態のダイヤモンド電界効果トランジスタの製造方法を示す断面図(その7)である。
【図11】第1実施形態のダイヤモンド電界効果トランジスタの製造方法を示す断面図(その8)である。
【図12】第1実施形態のダイヤモンド電界効果トランジスタの製造方法を示す断面図(その9)である。
【図13】第1実施形態のダイヤモンド電界効果トランジスタの製造方法を示す断面図(その10)である。
【図14】第1実施形態のダイヤモンド電界効果トランジスタの製造方法を示す断面図(その11)である。
【図15】第1実施形態のダイヤモンド電界効果トランジスタの電気特性の測定に用いた測定回路を示す模式図である。
【図16】第1実施形態のダイヤモンド電界効果トランジスタのドレイン電流-ドレイン電圧(IDS-VDS)特性を示すグラフである。
【図17】第1実施形態のダイヤモンド電界効果トランジスタのドレイン電流-ゲート電圧(√IDS-VGS)特性を示すグラフである。
【図18】第1実施形態のダイヤモンド電界効果トランジスタのドレイン電流(IDS)のON/OFF比を示すグラフである。
【図19】第1実施形態のダイヤモンド電界効果トランジスタの絶縁破壊電圧(耐圧)を示すグラフである。
【図20】第2実施形態のダイヤモンド電界効果トランジスタを示す断面図である。
【図21】図20のダイヤモンド電界効果トランジスタを上側からみた平面図である。
【図22】第2実施形態のダイヤモンド電界効果トランジスタの製造方法を示す断面図(その1)である。
【図23】第2実施形態のダイヤモンド電界効果トランジスタの製造方法を示す断面図(その2)である。
【図24】第2実施形態のダイヤモンド電界効果トランジスタの製造方法を示す断面図(その3)である。
【図25】第2実施形態のダイヤモンド電界効果トランジスタの製造方法を示す断面図(その4)である。
【図26】第2実施形態のダイヤモンド電界効果トランジスタの製造方法を示す断面図(その5)である。
【図27】第2実施形態のダイヤモンド電界効果トランジスタのドレイン電流-ドレイン電圧(IDS-VDS)特性を示すグラフである。
【図28】第2実施形態のダイヤモンド電界効果トランジスタのドレイン電流-ゲート電圧(√IDS-VGS)特性を示すグラフである。
【図29】第2実施形態のダイヤモンド電界効果トランジスタのドレイン電流(IDS)のON/OFF比を示すグラフである。
【発明を実施するための形態】
【0013】
以下、実施の形態について、添付の図面を参照して説明する。
(第1実施形態)
図1は第1実施形態のダイヤモンド電界効果トランジスタを示す断面図、図2は図1のダイヤモンド電界効果トランジスタを上側からみた平面図である。図4~図14は第1実施形態のダイヤモンド電界効果トランジスタの製造方法を説明するための図である。

【0014】
図1に示すように、第1実施形態のダイヤモンド電界効果トランジスタ1は、ダイヤモンド基板10を備えている。ダイヤモンド基板10は、単結晶ダイヤモンド基板12とその上に配置されたアンドープダイヤモンド層14とから形成される。アンドープダイヤモンド層14は、不純物である窒素が極めて少ない物性を有する。ダイヤモンド基板10として、この他に、黒色多結晶ダイヤモンド基板、あるいは透明多結晶ダイヤモンド基板を使用してもよい。

【0015】
図2の平面図を加えて参照すると、ダイヤモンド基板10の上に所定間隔を空けてソース電極20とドレイン電極22とが形成されている。図1は図2の平面図のI-Iに沿った断面に相当する。

【0016】
ソース電極20は、下から順に、カーバイド層20a、チタン(Ti)層20b及び金(Au)層20cが積層された積層膜から形成され、ダイヤモンド基板10にオーミック接続している。カーバイド層12aは、チタンをカーバイド化したものであり、ソース電極20とダイヤモンド基板10との接触抵抗を低くするために設けられている。

【0017】
カーバイド層20aは、チタン層20bを構成するTiをその直下のダイヤモンド基板10に拡散させてTiCを形成することにより、ダイヤモンド基板10に埋設した状態で形成される。

【0018】
また同様に、ドレイン電極22は、下から順に、カーバイド層22a、チタン(Ti)層22b及び金(Au)層22cが積層された積層膜から形成され、ダイヤモンド基板10にオーミック接続している。ドレイン電極22のカーバイド層22aはソース電極20のカーバイド層20aと同様に形成される。

【0019】
また、図1に示すように、ソース電極20とドレイン電極22との間のダイヤモンド基板10の領域に水素化層30が形成されている。

【0020】
水素化層30は、ソース電極20とドレイン電極22との間のダイヤモンド基板10の表面を水素終端することによって形成される。水素終端は、ダイヤモンド基板10の表面における炭素原子の未結合手(ダングリングボンド: dangling bond)に水素を結合させた状態にすることである。

【0021】
さらに、ダイヤモンド基板10の表面のうちソース電極20、ドレイン電極22及び水素化層30を除く領域に、素子分離層32が形成されている。素子分離層32は、ダイヤモンド基板10の表面を酸素終端することによって形成される。酸素終端は、ダイヤモンド基板10の表面における炭素原子の未結合手に酸素を結合させた状態にすることである。

【0022】
図1及び図2では、一つのダイヤモンド電界効果トランジスタが配置されるダイヤモンド基板10の領域が部分的に示されており、実際には、ダイヤモンド基板10には多数のダイヤモンド電界効果トランジスタの領域が区画されている。

【0023】
素子分離層32は、ダイヤモンド基板10上に配置される多数のダイヤモンド電界効果トランジスタを電気的に分離するために形成される。

【0024】
また、図1に示すように、水素化層30及び素子分離層32の上に第1ゲート絶縁層41が形成されている。第1ゲート絶縁層41は、アルミナ(Al)層から形成され、その厚みは例えば32nm程度である。第1ゲート絶縁層41(アルミナ層)は、後述する製造方法の欄で説明する原子層堆積(ALD:Atomic Layer Deposition)法により形成される。

【0025】
アルミナ層に存在する負電荷により、アルミナ層の直下のダイヤモンド基板10側に正孔が誘起されて2次元正孔ガス(2DHG:two-dimensional hole gas)となる。このようにして、水素化層30のパターンとダイヤモンド基板10との界面に沿ってP型導電層が配置されてチャネル領域Rが形成される。

【0026】
単結晶ダイヤモンド基板12は、ダイヤモンド中に不純物である窒素が多量に存在している。窒素を多く含む水素終端ダイヤモンドは2次元正孔ガスを非常に誘起しにくい。このため、本実施形態のダイヤモンド基板10は、単結晶ダイヤモンド基板12の上に窒素を殆ど含まないアンドープダイヤモンド層14を形成している。

【0027】
また、第1ゲート絶縁層41には開口部41aが形成されている。図2の平面図を参照すると、第1ゲート絶縁層41の開口部41aは帯状のチャネル領域Rの水素化層30を幅方向に横切るように細長状に配置され、開口部41aの両端部が水素化層30からはみ出している。

【0028】
そして、第1ゲート絶縁層41の開口部41aの底に、トランジスタのしきい値電圧(Vth)をシフトさせるための第1補助絶縁層51が形成されている。第1補助絶縁層51は、チャネル領域R内で下側の水素化層30に接した状態で形成される。

【0029】
また、図1に示すように、第1ゲート絶縁層41の上面に第2補助絶縁層52が形成されている。第1補助絶縁層51及び第2補助絶縁層52は、シリコン酸化層から形成され、厚みが1nm~2nmのシリコン層を酸化することにより得られる。

【0030】
さらに、第1補助絶縁層51及び第2補助絶縁層52の上に第2ゲート絶縁層42が形成されている。第2ゲート絶縁層42は、第1ゲート絶縁層41の開口部41aを埋め込んで形成される。第2ゲート絶縁層42は、アルミナ(Al)層から形成され、その厚みは例えば200nm程度である。

【0031】
第2ゲート絶縁層42の上面には第1ゲート絶縁層41の開口部41aの段差の影響で形成された細長状の凹部Cが配置されている。このようにして、第1ゲート絶縁層41と第2ゲート絶縁層42とによりゲート絶縁層40が形成されている。

【0032】
また、ゲート絶縁層40の上にゲート電極60が形成されている。図2の平面図を参照すると、ゲート電極60は、平面視において略コの字状に配置され、縦方向に延在する縦延部60aと、縦延部60aの両端から横方向に延在する横延部60bとが一体になって形成される。

【0033】
ゲート電極60の縦延部60aが、帯状のチャネル領域Rの水素化層30を幅方向に横切るように配置されている。ゲート電極60の横延部60bは、コンタクト部として機能し、外部電源などに接続される。

【0034】
図2に示すように、第1補助絶縁層51の幅W1は、ゲート電極60の縦延部60aの幅W2よりも小さく設定されている。これにより、製造プロセスで第1補助絶縁層51とゲート電極60とが位置ずれするとしても、平面視においてチャネル領域R内で第1補助絶縁層51がゲート電極60の縦延部60aから外側にはみ出さないようになっている。

【0035】
第1補助絶縁層51がチャネル領域R内でゲート電極60の縦延部60aからはみ出して配置されると、トランジスタの電気特性を制御しにくくなるためである。このように、ゲート電極60は、平面視において第1補助絶縁層51の全体に重なるように配置される。

【0036】
また、ソース電極20上の第1ゲート絶縁層41、第2補助絶縁層52及び第2ゲート絶縁層42が開口されてコンタクトホールH1が形成されている。コンタクトホールH1の底にソース電極20の金層20cが露出している。

【0037】
また、ドレイン電極22上の第1ゲート絶縁層41、第2補助絶縁層52及び第2ゲート絶縁層42が開口されてコンタクトホールH2が形成されている。コンタクトホールH2の底にドレイン電極22の金層22cが露出している。

【0038】
以上のような構造により、第1実施形態のダイヤモンド電界効果トランジスタ1が構築されている。

【0039】
アルミナ層から形成されるゲート絶縁層40は、水素化層30との界面に多くの負電荷が存在する。このため、本実施形態と違って、水素化層30の上に第1補助絶縁層51(シリコン酸化層)を配置しない場合は、ゲート電圧をかけなくてもP型のキャリアである正孔(ホール)が引き寄せられる。その結果、ソース電極20とドレイン電極22との間にP型導電層を介してドレイン電流が流れるノーマリオンの電気特性になりやすい。

【0040】
第1実施形態では、しきい値電圧(Vth)をシフトさせてノーマリオフの電気特性を得るために、ゲート電極60とチャネル領域Rとが重なる領域の水素化層30の上に、第1補助絶縁層51(シリコン酸化層)を配置している。

【0041】
シリコン酸化層は、水素化層30との界面に負電荷が存在せず、むしろ正電荷をもつ特性を有する。これにより、アルミナ層から形成されるゲート絶縁層40の負電荷の効果が弱くなり、その結果、しきい値電圧がシフトしてノーマリオフの電気特性が得られると考えられる。

【0042】
また、図3には、1)水素終端されたダイヤモンド基板、2)ダイヤモンド基板上に成膜したSi層に自然酸化でSiO層を形成した構造、3)ダイヤモンド基板上にSiO層及びAl層を形成した構造についてシート抵抗を測定したデータが示されている。

【0043】
シリコン層の成膜は450℃の温度での通電加熱蒸着により行った。また、3)の構造では、2)の構造の未酸化のSi層がAl層の成膜時に完全に酸化されて全体がSiO層となっている。

【0044】
図3のデータに示すように、水素終端されたダイヤモンド基板のシート抵抗は、3×10Ω/□であった。また、ダイヤモンド基板上にSiO層を形成した構造のシート抵抗は2.5×10Ω/□であった。また、ダイヤモンド基板上にSiO層及びAl層を形成した構造のシート抵抗は代表値で2×10Ω/□程度であり、測定限界のため抵抗値はばらついている。

【0045】
このように、水素終端されたダイヤモンド基板上にSiO層(第1補助絶縁層51)とAl層(ゲート絶縁層40)とを積層した構造にすると、水素終端されたダイヤモンド基板だけの場合よりもシート抵抗が2桁くらい高くなる。

【0046】
よって、図1を参照すると、第1補助絶縁層51(SiO層)が配置された領域の積層構造において局所的に抵抗が高くなっていることになり、その結果、しきい値電圧(Vth)(絶対値)が大きな値にシフトして、ノーマリオフの電気特性になると考えられる。

【0047】
本実施形態では、しきい値電圧(Vth)をシフトさせるための第1補助絶縁層51の好適な例として、シリコン酸化層を使用している。シリコン酸化層の他に、アルミナ層よりも水素化層との界面に存在する負電荷が少ない特性を有する絶縁層であれば同様な効果が期待できる。

【0048】
さらには、シリコン酸化層の他に、上記した図3のダイヤモンド基板/SiO層/Al層の構造のシート抵抗と同レベルの高いシート抵抗値が得られる絶縁層であれば、同様な効果が期待できる。

【0049】
また、図1及び図2に示すように、第1実施形態では、ゲート電極60の縦延部60aが帯状のチャネル領域Rを幅方向に横切るように配置されるため、ゲート電極60-ドレイン電極22の間隔(LGD)を大きく確保することができる。このため、ゲート電極60-ドレイン電極22の間の耐圧を向上させることができる。

【0050】
次に、第1実施形態のダイヤモンド電界効果トランジスタ1の製造方法について説明する。図4に示すように、まず、単結晶ダイヤモンド基板12の上に不純物である窒素が極めて少ないアンドープダイヤモンド層14が積層されたダイヤモンド基板10を作成する。

【0051】
例えば、CVD(Chemical Vapor Deposition)法により、シリコン基板(不図示)の上に厚みが200μm~1mm、例えば500μm程度の単結晶ダイヤモンドを形成して単結晶ダイヤモンド基板12を得る。次いで、CVD法により、単結晶ダイヤモンド基板12の上に、厚みが200μm~1mm、例えば500μm程度のアンドープダイヤモンド層14を形成する。

【0052】
その後に、単結晶ダイヤモンド基板12及びアンドープダイヤモンド層14をシリコン基板から外してダイヤモンド基板10を得る。さらに、ダイヤモンド基板10の表面を研磨した後に、酸素終端処理を行う。

【0053】
酸素終端処理は、例えば、プラズマリアクタ装置を用いて、ダイヤモンド基板10の表面を酸素プラズマに曝すことにより行われる。これによって、ダイヤモンド基板10の表面を酸素終端すると同時に、表面に付着している不純物を除去する。

【0054】
ダイヤモンド基板10の表面に酸素終端を行うのは、ソース電極20及びドレイン電極22をダイヤモンド基板10の上に接着性よく形成するためである。

【0055】
次いで、図5に示すように、ソース電極20及びドレイン電極22に対応する領域に開口部25aを備えたレジスト層25をダイヤモンド基板10の上に形成する。開口部25aを備えたレジスト層25は、感光性樹脂層をフォトリソグラフィに基づいて露光、現像することにより形成される。

【0056】
続いて、同じく図5に示すように、電子ビーム蒸着法などにより、レジスト層25の開口部25a内及びレジスト層25の上面にチタン層及び金層を順に成膜する、これにより、レジスト層25の開口部25a内に、ソース電極20を構成するチタン層20b及び金層20cと、ドレイン電極22を構成するチタン層22b及び金層22cとが形成される。また同時に、レジスト層25の上面にチタン層20x及び金層20yが形成される。

【0057】
さらに、図6に示すように、アセトンなどの有機溶媒を用いて、レジスト層25を除去する。このとき、レジスト層25の上面に形成されたチタン層20x及び金層20yはレジスト層25と同時に除去される。このようなリフトオフプロセスにより、ソース電極20用のチタン層20b及び金層20cと、ドレイン電極22用のチタン層22b及び金層22cとをダイヤモンド基板10の上に形成する。

【0058】
図6には、リフトオフプロセスを行った後に、ダイヤモンド基板10に対して高温アニールを行った後の状態が示されている。高温アニール処理は、水素ガスを導入した低圧雰囲気下でダイヤモンド基板10を所定時間で加熱した後に急冷する。

【0059】
図6に示すように、このような高温アニール処理によって、チタン層20b,22bの直下のダイヤモンド基板10の領域に炭化チタン(TiC)からなるカーバイド層20a,22aがそれぞれ形成される。

【0060】
これにより、カーバイド層20a、チタン層20b及び金層20cから形成されるソース電極20が得られる。また同時に、カーバイド層22a、チタン層22b及び金層22cから形成されるドレイン電極22が得られる。

【0061】
次いで、図7に示すように、ソース電極20及びドレイン電極22が形成されたダイヤモンド基板10を加熱しながら水素プラズマに曝す。これによって、ソース電極20とドレイン電極22との間のダイヤモンド基板10の表面が水素終端されて、水素化層30が形成される。

【0062】
水素化層30を形成することによって、水素化層30の直下のダイヤモンド基板10の表面にP型導電層が誘起される。この工程では、ダイヤモンド基板10の表面のうちソース電極20及びドレイン電極22を除く全ての領域が水素終端され、チャネル領域R(図2)以外の領域にも水素化層30が形成される。

【0063】
次いで、図8に示すように、前述した図2のソース電極20とドレイン電極22との間のチャネル領域Rに配置された水素化層30がレジストパターンで保護されるようにレジスト層27を形成する。レジスト層27は、チャネル領域Rの水素化層30と共に、ソース電極20及びドレイン電極22の上面の一部を被覆して形成される。平面視(図2)において、ソース電極20及びドレイン電極22の対向する内側の側面以外の3つの側面がそれぞれレジスト層27から露出した状態にする。

【0064】
続いて、プラズマリアクタ装置を用いて、ダイヤモンド基板10の表面を酸素プラズマに曝す。これにより、ダイヤモンド基板10の表面のうちレジスト層27が形成されていない領域が水素終端された状態から酸素終端された状態に変化し、素子分離層32が形成される。

【0065】
その後に、アセトンなどの有機溶媒を用いて、レジスト層27を除去する。これにより、図2のチャネル領域Rのみに水素化層30が残され、それ以外の領域に素子分離層32が形成された状態となる。

【0066】
次いで、図9に示すように、水素化層30及び素子分離層32の上に第1ゲート絶縁層41を形成する。第1ゲート絶縁層41は、ソース電極20及びドレイン電極22の上面にも形成される。第1ゲート絶縁層41はアルミナ層から形成され、後述する第2ゲート絶縁層の形成工程で説明する原子層堆積(ALD:Atomic Layer Deposition)法により形成される。第1ゲート絶縁層41の厚みは、例えば、32nm程度である。

【0067】
続いて、図10に示すように、前述した図1及び図2の第1補助絶縁層51が配置される領域に開口部を備えたレジスト層(不図示)を第1ゲート絶縁層41の上に形成する。さらに、レジスト層の開口部を通して第1ゲート絶縁層41をエッチングして開口部41aを形成する。

【0068】
第1ゲート絶縁層41(アルミナ層)のエッチングは、TMHA(水酸化テトラメチルアンモニウム)系現像液であるNMD-3(東京応化工業製)によって行われる。その後に、レジスト層が除去される。これにより、第1ゲート絶縁層41の開口部41aの底に水素化層30が露出した状態となる。

【0069】
次いで、図11に示すように、超真空下での通電加熱蒸着により、第1ゲート絶縁層41の開口部41a内及び上面に厚みが1nm~2nm程度のシリコン層(不図示)を形成する。シリコン層は、ソース電極20及びドレイン電極22上の第1ゲート絶縁層41の上面にも形成される。

【0070】
シリコン層の成膜時の加熱温度は、例えば450℃に設定される、さらに、4日間大気中に放置することにより、自然酸化によりシリコン層を酸化してシリコン酸化層を得る。第1ゲート絶縁層41の開口部41a内のシリコン酸化層が第1補助絶縁層51として形成される。

【0071】
第1ゲート絶縁層41の開口部41a内の第1補助絶縁層51は、その下の水素化層30に接した状態で形成される。前述したように、第1補助絶縁層51は、トランジスタのノーマリオンの電気特性をノーマリオフの電気特性にするための絶縁層として機能する。この時点では、シリコン層の全てがシリコン酸化層にはなっておらず、厚み方向の基端側に未酸化のシリコン層が残っている。

【0072】
また同時に、第1ゲート絶縁層41の上面に配置されたシリコン酸化層が第2補助絶縁層52として形成される。第2補助絶縁層52は、水素化層30から第1ゲート絶縁層41の厚み分(32nm)だけ離れて形成されるため、しきい値電圧(Vth)をシフトさせる絶縁層としては殆ど機能しない。さらに同時に、ソース電極20及びドレイン電極22上の第1ゲート絶縁層41の上にも第2補助絶縁層52が形成される。

【0073】
続いて、図12に示すように、第1補助絶縁層51及び第2補助絶縁層52の上に第2ゲート絶縁層42を形成する。第2ゲート絶縁層42はアルミナ層から形成され、厚みは例えば200nm程度である。第2ゲート絶縁層42は、ソース電極20及びドレイン電極22を埋め込んで形成される。

【0074】
第2ゲート絶縁層42は原子層堆積(ALD:Atomic Layer Deposition)法により形成される。詳しく説明すると、原子層堆積法は、反応室内でダイヤモンド基板10を加熱した状態にし、第1のプリカーサとしてのトリメチルアルミニウム(TMA:Trimethylaluminum)ガスを投入して、TMA分子を第1補助絶縁層51及び第2補助絶縁層52の表面に吸着させる第1のステップを有する。

【0075】
原子層堆積法は、次に、余剰なTMAガスである未吸着のTMA分子を排気する第2のステップを有する。原子層堆積法は、次に、第2のプリカーサとしての水(気体)を投入し、TMAと反応させる第3のステップを有する。また、原子層堆積法は、次に、TMAが水分子に反応することによって生成されるメタン分子及び余剰な水(気体)を排気する第4のステップを有する。

【0076】
以上の第1~第4のステップを1サイクルとし、このサイクルを繰り返す。サイクル数を調整することにより、所望の膜厚の第2ゲート絶縁層42を形成することができる。第2ゲート絶縁層42を形成する際のダイヤモンド基板10の温度は、トランジスタの高温における動作安定性の観点からは、200℃以上、好適には400℃以上とするのが好ましい。

【0077】
第2ゲート絶縁層42を原子層堆積法で形成する際に、第3のステップで投入される水(HO)が酸化剤として機能する。これによって、図11の工程で自然酸化によって形成されたシリコン酸化層の下に残っている未酸化のシリコンを完全に酸化させることができる。その結果、シリコン層の全体が酸化されたシリコン酸化層からなる第1補助絶縁層51及び第2補助絶縁層52が得られる。

【0078】
第2ゲート絶縁層42を形成する際に、下地の第1ゲート絶縁層41の開口部41aの段差の影響によって、第2ゲート絶縁層42の上面に凹部Cが配置される。

【0079】
次いで、図13に示すように、前述した図1及び図2のコンタクトホールH1,H2に対応する開口部を備えたレジスト層(不図示)を第2ゲート絶縁層42の上に形成する。さらに、レジスト層の開口部を通して第2ゲート絶縁層42、第2補助絶縁層52及び第1ゲート絶縁層41をエッチングする。これにより、ソース電極20に到達するコンタクトホールH1と、ドレイン電極22に到達するコンタクトホールH2とが形成される。

【0080】
その後に、図14に示すように、前述した図2の略コの字状のゲート電極60に対応する開口部29aを備えたレジスト層29を第2ゲート絶縁層42の上に形成する、さらに、電子ビーム蒸着法や抵抗加熱蒸着法により、レジスト層29の開口部29aにアルミニウム層を形成してゲート電極60を得る。レジスト層29の上面に形成されたアルミニウム層は、リフトオフプロセスにより、レジスト層29と同時に除去される。

【0081】
以上により、図1の第1実施形態のダイヤモンド電界効果トランジスタ1が製造される。

【0082】
次に、第1実施形態のダイヤモンド電界効果トランジスタ1の電気特性を測定した結果について説明する。

【0083】
図15は、第1実施形態のダイヤモンド電界効果トランジスタの電気特性の測定に用いた測定回路を示す模式図である。図15の測定サンプルは模式的に描かれており、図1のダイヤモンド電界効果トランジスタ1とは異なっている。

【0084】
図15に示すように、測定サンプルのソース電極20を接地し、電流計70と直流電源72とを介してドレイン電極22を接地し、ソース電極20とゲート電極60との間に直流電源74と電流計76とを接続した。そして、直流電源72によりドレイン電圧(VDS)を調整し、直流電源74によりゲート電圧(VGS)を調整した。また、電流計70によりドレイン電流(IDS)を測定し、電流計76によりゲート電流(IGS)を測定した。

【0085】
この図15の測定方法に基づいて、第1実施形態のダイヤモンド電界効果トランジスタのサンプル(1)のドレイン電流-ドレイン電圧(VDS-IDS)特性を室温にて測定した結果が図16に示されている。サンプル(1)では、図1において、ソース電極20-ゲート電極60の間隔(LSG)=2μm、ゲート電極60の間隔(L)=10μm、ゲート電極60-ドレイン電極22の間隔(LGD)=10μmに設定した。

【0086】
ゲート電圧(VGS)を-40V~+28Vの範囲で+4Vずつ変化させた。また、ドレイン電流IDSをゲート幅(水素化層30の幅:25μm)で規格化した値を縦軸に示している。図16に示すように、MOSFETは良好な特性を示した。

【0087】
ピンチオフ及び飽和領域で良好なドレイン電流-ドレイン電圧(IDS-VDS)特性を有し、最大ドレイン電流(IDS)=-53.4mA/mm(VDS=-50V、VGS=-40Vのとき)を示した。この最大ドレイン電流(IDS)は、他のノーマリオフダイヤモンドFETと比較しても極めて高い値を有する。

【0088】
図17は、サンプル(1)のドレイン電流-ゲート電圧(√IDS-VGS)特性を測定した結果である。図17に示すように、ドレイン電流(√IDS)のノーマリオフ動作を確認した。ドレイン電流(√IDS)は20Vから-3V未満まではドレイン電流が流れることなく、-3Vから流れ始めノーマリオフ動作を確認した。この測定では、ドレイン電圧(VDS)を-30Vに設定した。

【0089】
図18は、サンプル(2)を用いてドレイン電流(IDS)のON/OFF比を測定した結果である。サンプル(2)では、図1において、ソース電極20-ゲート電極60の間隔(LSG)=2μm、ゲート電極60の間隔(L)=10μm、ゲート電極60-ドレイン電極22の間隔(LGD)=2μmに設定した。

【0090】
図18に示すように、ドレイン電流(IDS)(絶対値)はおよそ1×10-11~1×10-3の間で変化し、8桁のON/OFF比が得られた。この測定では、ドレイン電圧(VDS)を-30Vに設定した。

【0091】
図19は、サンプル(3)を用いて、絶縁破壊電圧(耐圧)を測定した結果である。サンプル(3)では、図1において、ソース電極20-ゲート電極60の間隔(LSG)=2μm、ゲート電極60の間隔(L)=10μm、ゲート電極60-ドレイン電極22の間隔(LGD)=15μmに設定した。

【0092】
ゲート電圧(VGS)を-15Vに設定してサンプル(3)のOFF状態における耐圧を求めた。この測定の際のドレイン電圧(VDS)に対するドレイン電流(IDS)(絶対値)とゲート電流(I)(絶対値)の変化を図19に示す。ドレイン電圧(VDS)が-1221Vのときに絶縁破壊が確認され、耐圧が1221Vであることが分かった。1000Vを超える耐圧が得られており、パワーデバイスとしてノーマリオフかつ高耐圧なデバイスを確認した。

【0093】
以上のように、第1実施形態のダイヤモンド電界効果トランジスタ1は、チャネル領域Rとゲート電極60とが重なる領域の水素化層30の上に第1補助絶縁層51(シリコン酸化層)を配置することにより、ノーマリオフの電気特性が得られるようになる。

【0094】
また、今までのノーマリオンの電気特性を有するダイヤモンド電界効果トランジスタと同等な電流密度と、十分な耐圧とを有するため、高耐圧・高耐熱性能のパワートランジスタなどに適用することができる。

【0095】
さらに、ノーマリオフの電気特性を有するダイヤモンド電界効果トランジスタを実用化できるため、インバータ回路に応用し、その技術を送電シムテム、電車、自動車、及び太陽光発電システムなどに利用することができる。

【0096】
(第2実施形態)
図20及び図21は第2実施形態のダイヤモンド電界効果トランジスタを説明するための図、図22~図26は第2実施形態のダイヤモンド電界効果トランジスタの製造方法を説明するための図である。第2実施形態では、第1実施形態と同一要素には同一符号を付してその詳しい説明を省略する。

【0097】
第2実施形態では、第1実施形態の図1及び図2において、しきい値電圧(Vth)をシフトさせるための第1補助絶縁層51がチャネル領域Rの水素化層30上の全体に配置され、かつ、ゲート電極60がチャネル領域Rの全体に重なるように配置される。

【0098】
図21は図20のダイヤモンド電界効果トランジスタ2を上側からみた平面図であり、図20は図21のII-IIに沿った断面に相当する。

【0099】
図20及び図21に示すように、第2実施形態のダイヤモンド電界効果トランジスタ2では、第1実施形態と同様に、ソース電極20とドレイン電極22との間のダイヤモンド基板10の領域に水素化層30が配置されることでチャネル領域Rが形成されている。

【0100】
また、第1実施形態と同様に、ダイヤモンド基板10のソース電極20、ドレイン電極22及び水素化層30を除く領域に素子分離層32が形成されている。

【0101】
そして、第2実施形態では、図20のダイヤモンド基板10の表面のうちソース電極20及びドレイン電極22を除く領域の水素化層30及び素子分離層32の上に補助絶縁層50(シリコン酸化層)が配置されている。このようにして、第2実施形態では、ダイヤモンド基板10のチャネル領域Rの水素化層30上の全体に補助絶縁層50が配置されている。

【0102】
また、補助絶縁層50、ソース電極20及びドレイン電極22の上に、ゲート絶縁層40が形成されている。さらに、ソース電極20上の補助絶縁層50及びゲート絶縁層40が開口されてコンタクトホールH1が形成されている。また、ドレイン電極22上の補助絶縁層50及びゲート絶縁層40が開口されてコンタクトホールH2が形成されている。

【0103】
図21の平面図を加えて参照すると、ダイヤモンド基板10のチャネル領域Rの水素化層30の全体に重なるように略T字状のゲート電極60がゲート絶縁層40の上に形成されている。ゲート電極60は、縦方向及び横方向に延在する四角形の平板部60xと、平板部60xの一端から横方向に延在する横延部60yとが一体になって形成される。

【0104】
ゲート電極60の平板部60xの縦方向の幅がチャネル領域Rの短手方向の幅よりも大きく設定されている、また、ゲート電極60の平板部60xの横方向の幅がチャネル領域Rの長手方向の長さよりも大きく設定されている。

【0105】
このようにして、平面視でゲート電極60の平板部60xがチャネル領域Rの水素化層30の全体に重なるように配置されている。また、ゲート電極60の平板部60xの横方向の端が平面視でソース電極20及びドレイン電極22の内側部分に重なるように配置されている。

【0106】
これにより、製造プロセスでゲート電極60に位置ずれが発生するとしても、チャネル領域R内で補助絶縁層50がゲート電極60からはみ出すことがない。

【0107】
第2実施形態のダイヤモンド電界効果トランジスタ2では、チャネル領域Rの全体にしきい値電圧(Vth)をシフトさせるための補助絶縁層50が配置され、平面視で補助絶縁層50の全体に重なるようにゲート電極60がゲート絶縁層40の上に配置されている。

【0108】
これにより、第2実施形態のダイヤモンド電界効果トランジスタ2では、第1実施形態と同様に、アルミナ層から形成されるゲート絶縁層40の水素化層30との界面に存在する負電荷の効果が弱くなると共に、チャネル領域R上の構造の抵抗が高くなる。

【0109】
その結果、第2実施形態のダイヤモンド電界効果トランジスタ2においても、しきい値電圧(Vth)(絶対値)が大きな値にシフトして、ノーマリオフの電気特性が得られる。

【0110】
次に、第2実施形態のダイヤモンド電界効果トランジスタ2の製造方法を説明する。図22に示すように、まず、前述した第1実施形態の図4~図8の工程を遂行することにより、図8の構造体からレジスト層27を除去した後の構造体を用意する。図22では、ダイヤモンド基板10のチャネル領域R(図21)に水素化層30が配置され、水素化層30、ソース電極20及びドレイン電極22を除く領域に素子分離層32が形成された状態である。

【0111】
次いで、図23に示すように、水素化層30、素子分離層32、ソース電極20及びドレイン電極22の上にシリコン層(不図示)を形成し、自然酸化によりシリコン層を酸化させてシリコン酸化層を得る。

【0112】
シリコン酸化層がゲートしきい値電圧(Vth)をシフトさせるための補助絶縁層50として形成される。シリコン層は、第1実施形態の図11の工程と同様に、超真空下での通電加熱蒸着によって形成され、厚みは1nm~2nm程度に設定される。

【0113】
第2実施形態では、補助絶縁層50を形成する前に第1実施形態の図9の第1ゲート絶縁層41を形成しないため、ダイヤモンド基板10の表面のうちソース電極20及びドレイン電極22を除く領域に補助絶縁層50が形成される。

【0114】
続いて、図24に示すように、補助絶縁層50の上にゲート絶縁層40を形成する。ゲート絶縁層40は、第1実施形態の図12の工程で説明した原子層堆積法によって形成され、厚みは200nm~300nm程度に設定される。

【0115】
次いで、図25に示すように、前述した第1実施形態の図13の工程と同様な方法により、ソース電極20の到達するコンタクトホールH1とドレイン電極22に到達するコンタクトホールH2とを形成する。

【0116】
続いて、図26に示すように、前述した第1実施形態の図14の工程と同様に、図21のゲート電極60の平面形状に対応する開口部37aを備えたレジスト層37をゲート絶縁層40の上に形成する。そして、レジスト層37の開口部37aにアルミニウム層を形成してゲート電極60を得る。レジスト層37の上面に形成されたアルミニウム層は、リフトオフプロセスにより、レジスト層37と同時に除去される。

【0117】
以上により、図20の第2実施形態のダイヤモンド電界効果トランジスタ2が製造される。

【0118】
前述した第1実施形態の図15の測定方法に基づいて、第2実施形態のダイヤモンド電界効果トランジスタのサンプル(4)のドレイン電流-ドレイン電圧(VDS-IDS)特性を室温にて測定した結果が図27に示されている。

【0119】
サンプル(4)では、図20において、ソース電極20-ドレイン電極22の間隔(LSD)=2μm、ゲート電極60の間隔(L)=6μm、ソース電極20-ゲート電極60の間隔=0μm、ゲート電極60-ドレイン電極22の間隔=0μm、ソース電極20とゲート電極60が重なっている領域=2μm、ゲート電極60とドレイン電極22が重なっている領域=2μmに設定した。

【0120】
ゲート電圧(VGS)を-40V~0Vの範囲で+4Vずつ変化させた。ソース電極20-ドレイン電極22の間隔(LSD)=2μm、ゲート電極60の間隔(L)=6μmで、ドレイン電流(IDS)をゲート幅(水素化層30の幅:25μm)で規格化した値を縦軸に示している。

【0121】
図27に示すように、MOSFETは良好な特性を示した。ピンチオフ及び飽和領域で良好なドレイン電流-ドレイン電圧(IDS-VDS)特性を有し、最大ドレイン電流(IDS)=-44.1mA/mm(VDS=-30V、VGS=-40Vのとき)を示した。

【0122】
図28は、サンプル(4)を使用し、ドレイン電流-ゲート電圧(√IDS-VGS)特性を測定した結果である。図28に示すように、ドレイン電流(√IDS)は、-4V未満まではドレイン電流が流れることなく、-4Vから流れ始めノーマリオフ動作を確認した。この測定では、ドレイン電圧(VDS)を-30Vに設定した。

【0123】
図29は、サンプル(4)を使用し、ドレイン電流(IDS)のON/OFF比を測定した結果である。図29に示すように、ドレイン電流(IDS)(絶対値)はおよそ1×10-11~1×10-3の間で変化し、8桁のON/OFF比が得られた。この測定では、ドレイン電圧(VDS)を-30Vに設定した。

【0124】
以上のように、第2実施形態のダイヤモンド電界効果トランジスタ2は、チャネル領域Rの水素化層30上の全体に補助絶縁層50(シリコン酸化層)を配置し、チャネル領域Rの全体に重なるようにゲート電極60を配置することにより、ノーマリオフの電気特性が得られるようになる。

【0125】
さらに、今までのノーマリオンの電気特性を有するダイヤモンド電界効果トランジスタと同等な電流密度と、十分な耐圧とを有するため、高耐圧・高耐熱性能のパワートランジスタなどに適用することができる。
【符号の説明】
【0126】
1,2…ダイヤモンド電界効果トランジスタ、10…ダイヤモンド基板、12…単結晶ダイヤモンド基板、14…アンドープダイヤモンド層、20…ソース電極、20a,22a…カーバイド層、20b,22b…チタン層、20c,22c…金層、22…ドレイン電極、25,27,29,37…レジスト層、25a,29a,37a,41a…開口部、30…水素化層、32…素子分離層、40…ゲート絶縁層、41…第1ゲート絶縁層、42…第2ゲート絶縁層、50…補助絶縁層、51…第1補助絶縁層、52…第2補助絶縁層、60…ゲート電極、60a…縦延部、60b,60y…横延部、60x…平板部、C…凹部、H1,H2…コンタクトホール、R…チャネル領域。
図面
【図1】
0
【図2】
1
【図3】
2
【図4】
3
【図5】
4
【図6】
5
【図7】
6
【図8】
7
【図9】
8
【図10】
9
【図11】
10
【図12】
11
【図13】
12
【図14】
13
【図15】
14
【図16】
15
【図17】
16
【図18】
17
【図19】
18
【図20】
19
【図21】
20
【図22】
21
【図23】
22
【図24】
23
【図25】
24
【図26】
25
【図27】
26
【図28】
27
【図29】
28